[发明专利]除错系统

摘要

本发明揭露一种除错系统，具有一测试除错单元、N个系统单芯片以及N个旁路通道，N为大于1的自然数。测试除错单元具有一输出端、一输入端以及一可产生时脉控制信号的控制端。每一系统单芯片具有一测试数据输入端、一测试数据输出端以及一时脉控制端接收此时脉控制信号。第N个系统单芯片的测试数据输入端耦接第N-1个系统单芯片的测试数据输出端，第N个系统单芯片的测试数据输出端耦接测试除错单元的输入端。第一个系统单芯片的测试数据输入端耦接测试除错单元的输出端。N个旁路通道分别设置在N个系统单芯片的测试数据输入端与测试数据输出端间。

主权项

一种除错系统，其特征在于，至少包括：一测试除错单元，具有至少一输出端、一输入端以及一控制端用以产生一时脉控制信号；N个系统单芯片，每一所述系统单芯片具有至少一测试数据输入端、一测试数据输出端以及一时脉控制端，其中，N为大于1的自然数，该时脉控制端用以接收该时脉控制信号，第N个系统单芯片的测试数据输入端耦接第N‑1个系统单芯片的测试数据输出端，该第N个系统单芯片的测试数据输出端耦接该测试除错单元的该输入端，第一个系统单芯片的测试数据输入端耦接该测试除错单元的该输出端；以及N个旁路通道，分别设置在该N个系统单芯片的该测试数据输入端与该测试数据输出端间，其中当对第m个系统单芯片进行除错时，第m个旁路通道被断开，以及其余(N‑1)个旁路通道被导通，其中m=1至N。