[发明专利]IMDCT36运算模块及方法

摘要

本发明公开一种IMDCT36运算方法，设IMDCT36运算核心数为n，则完全运算并写入36个输出值所需Cycle数为(2n+19+2n)*(18/n)=72+342/n；利用IMDCT36的计算结果具有对称性节省一半的计算量，其余结果通过数据重排及取负运算得到；实现可扩展的IMDCT运算核及相应控制结构，在不增加ROM表大小及读取带宽的情况下，简单增加运算核，即可提高性能。本发明还公开一种IMDCT36运算模块。

主权项

1.一种IMDCT36运算模块，其特征在于，包括IMDCT36运算核、控制模块、静态随机存储器、只读存储器、输入寄存器、与所述IMDCT36运算核一一对应的系数寄存器、与所述IMDCT36运算核一一对应的输出寄存器、以及存储变换模块；所述控制模块用于从只读存储器中将各个IMDCT36运算核所需的一组系数cosθ_n、读出并存储至与IMDCT36运算核相应的系数寄存器中；所述控制模块用于针对每个IMDCT36运算核从静态随机存储器SRAM中依次读取18个输入数据X(m)到输入寄存器中，其中，m=17,...,1,0；所述控制模块还用于控制所述IMDCT36运算核通过数据输入口从输入寄存器中读取相应的输入数据X(m)，通过系数输入口从系数寄存器中读取相应的一组系数cosθ_n、然后根据公式：b_m=X(m)+2cosθ_nb_m+1-b_m+2,m=N-1,...,1,0θn=πN(n+N+12)]]>x(n)=cosθn2(b0-b1)]]>运算得到结果x(n)并通过数据输出口将结果x(n)存储至与IMDCT36运算核相应的输出寄存器中，其中，n=17,...,1,0；所述控制模块还用于控制所述存储变换模块根据IMDCT36运算结果的对称性将各个输出寄存器中的18个运算结果进行变换生成36个最终结果并输出至静态随机存储器SRAM30。