[发明专利]用于控制DRAM中的数据刷新的装置和方法有效
| 申请号： | 201310048239.1 | 申请日： | 2013-02-06 |
| 公开（公告）号： | CN103246853B | 公开（公告）日： | 2018-11-06 |
| 发明（设计）人： | 唐纳德·费尔顿;埃姆雷·厄泽尔;萨辛·伊德冈吉 | 申请（专利权）人： | ARM有限公司 |
| 主分类号： | G06F21/79 | 分类号： | G06F21/79 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人： | 桑敏;田琳婧 |
| 地址： | 英国*** | 国省代码： | 英国;GB |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种装置2包括用于存储数据的动态随机访问存储器(DRAM)6。刷新控制电路10被提供以控制DRAM6周期性地执行用于刷新存储在DRAM6的每个存储器位置中的数据的刷新周期。刷新地址序列生成器12生成地址的刷新地址序列，该序列标识DRAM6的存储器位置在刷新周期期间被刷新的次序。为了防止对存储在DRAM6中的安全数据的差分功率分析攻击，按照因刷新周期而异的随机次序用存储器位置的至少一部分的地址生成刷新地址序列。 | ||
| 搜索关键词： | 用于 控制 dram 中的 数据 刷新 装置 方法 | ||
【主权项】：
1.一种用于控制动态随机访问存储器DRAM中的数据刷新的装置，包括：用于存储数据的动态随机访问存储器DRAM；刷新控制电路，该刷新控制电路被配置为控制所述DRAM周期性地执行刷新周期用于刷新存储在所述DRAM的每个存储器位置中的数据；以及刷新地址序列生成器，该刷新地址序列生成器被配置为生成地址的刷新地址序列，该刷新地址序列标识所述DRAM的存储器位置在所述刷新周期中被刷新的次序；其中所述刷新地址序列生成器被配置为以因刷新周期而异的随机次序利用所述存储器位置的至少一部分的地址生成所述刷新地址序列，其中，所述刷新地址序列生成器具有普通模式和随机模式，在所述普通模式中，所述刷新地址序列按顺序次序用所述存储器位置的所述至少一部分的所述地址被生成，并且在所述随机模式中，所述刷新地址序列按所述随机次序用所述存储器的所述至少一部分的所述地址被生成；其中，所述刷新地址序列生成器被配置为当被配置为执行数据处理的处理电路工作在普通模式下时，工作在所述普通模式下；并且所述刷新地址序列生成器被配置为当所述处理电路工作在省电模式下时，工作在所述随机模式下。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于ARM有限公司，未经ARM有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310048239.1/，转载请声明来源钻瓜专利网。
