[实用新型]一种基于FPGA的抗多位错误翻转RS码检错纠错系统有效
| 申请号： | 201220358968.8 | 申请日： | 2012-07-20 |
| 公开（公告）号： | CN202856718U | 公开（公告）日： | 2013-04-03 |
| 发明（设计）人： | 王巍;王宁;张美杰;徐飞;李莹 | 申请（专利权）人： | 天津工大瑞工光电技术有限公司 |
| 主分类号： | H03M13/15 | 分类号： | H03M13/15 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 300384 天津市西青区*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种基于FPGA的抗多位错误翻转RS码检错纠错系统，采用GF(24)域的缩短RS(8，4)码，它包括：控制电路、编码器、存储器、译码器；在待保护数据写入存储器之前对其进行编码产生校验位，将产生的校验位置于待保护数据信息后面一起写入存储器；从存储器读数据时，首先经过译码模块纠错后再将数据读出。本实用新型可以纠正基于SRAM存储器的最大连续8bits错误翻转，从而对基于SRAM的存储器进行加固。 | ||
| 搜索关键词： | 一种 基于 fpga 抗多位 错误 翻转 rs 检错 纠错 系统 | ||
【主权项】：
一种基于FPGA的抗多位错误翻转RS码检错纠错系统，其特征在于，本发明包括：控制电路、编码器、存储器、译码器；其中译码器包括校验子计算电路、chien搜索电路、关键方程求解电路、错码个数计数电路、错误图样FIFO、纠错电路；控制电路与编码器、译码器的错码个数计数电路、chein搜索电路、以及存储器相连，控制数据的读写操作，以及根据错码个数计数电路的输出产生控制信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津工大瑞工光电技术有限公司，未经天津工大瑞工光电技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201220358968.8/，转载请声明来源钻瓜专利网。
- 上一篇：矩形扁钢管的拉伸模
- 下一篇：太阳能电池封装的EVA胶膜及其铸片装置
- 同类专利
- 专利分类
