[发明专利]基于并行滤波的CMMB中LDPC编码器和编码方法

摘要

本发明涉及一种解决CMMB系统中2种不同码率QC-LDPC码编码的方案，其特征在于，所述系统的QC-LDPC码的编码器主要由共享寄存器、并行滤波器、循环右移器和并行循环左移累加器（并行CLSA）四部分组成，其核心技术是并行滤波。并行滤波器、循环右移器和并行CLSA共用41个b位寄存器。本发明提供的QC-LDPC编码器无需存储器，兼容多码率，能在明显提高编码速度的同时有效减少资源需求，具有编码速度快、资源消耗少、功耗小、成本低等优点。

主权项

一种适合于CMMB系统中2种不同码率QC‑LDPC码的编码器，QC‑LDPC码的近似下三角校验矩阵HQC是由c×t个b×b阶循环矩阵构成的阵列，u反映了HQC与下三角矩阵的接近程度，其中，c、t、b和u皆为正整数，t=a+c，2种不同码率η分别是1/2、3/4，对于这2种不同码率QC‑LDPC码，均有t=36和b=256，2种不同码率对应的参数a分别是18、27，2种不同码率对应的参数c分别是18、9，2种不同码率对应的参数u分别是5、3，校验矩阵HQC对应码字v=(s,p)=(s,px,py)，HQC的前a块列对应的是信息向量s，后c块列对应的是校验向量p，以b比特为一段，信息向量s被等分为a段，即s=(s1,s2,…,sa)，校验向量p被等分为c段，即p=(p1,p2,…,pc)，px=(p1,p2,…,pu)，py=(pu+1,pu+2,…,pc)，其特征在于，所述编码器包括以下部件：寄存器R1～R41，其余三个部件共享这t个b位寄存器；并行滤波器，主要由寄存器R1～R41和多输入异或门Aη，1～Aη，c组成，用于计算向量f和q；循环右移器，对部分校验向量py的校验数据段进行循环右移，通过后向递推由向量q计算部分校验向量py；并行循环左移累加器，主要由寄存器Ra+1～Ra+u、Rt+1～R41、b位二输入与门Mi，j和b位二输入异或门Ai，j组成，用于计算部分校验向量px，其中，1≤i,j≤5。