[发明专利]基于共享寄存器的DTMB中LDPC编码器和编码方法

摘要

本发明涉及一种解决DTMB系统中3种不同码率QC-LDPC码编码的方案，其特征在于，所述系统的QC-LDPC码的编码器是基于寄存器共享机制，主要由共享寄存器、多功能移位器、并行滤波器、线性反馈移位寄存器和并行循环左移累加器五部分组成。后四个功能模块共用62个b位寄存器。本发明提供的QC-LDPC编码器无需存储器，兼容多码率，编码时间与码率无关，能在明显提高编码速度的同时有效减少逻辑资源需求，具有编码速度快、资源消耗少、功耗小、成本低等优点。

主权项

一种适合于DTMB标准采用的3种不同码率QC‑LDPC码的编码器，QC‑LDPC码的校验矩阵H是由c×t个b×b阶循环矩阵构成的阵列，通过行列交换变换成近似下三角形状HALT，u反映了HALT与下三角矩阵的接近程度，其中，c、t、b和u皆为正整数，t=a+c，3种不同码率η分别是0.4、0.6、0.8，对于这3种不同码率QC‑LDPC码，均有t=59和b=127，3种不同码率对应的参数a分别是24、36、48，3种不同码率对应的参数c分别是35、23、11，3种不同码率对应的参数u分别是3、2、2，校验矩阵H对应码字v=(p,s)，H的前c块列对应的是校验向量p，后a块列对应的是信息向量s，以b比特为一段，校验向量p被等分为c段，即p=(p1,p2,…,pc)，信息向量s被等分为a段，即s=(s1,s2,…,sa)，HALT对应码字vALT=(pALT，s)，pALT=(py,px)，对于η=0.4，px=(pc‑1,pc,p1)，py=(p2,p3,…,pc‑2)，对于η=0.6和0.8，px=(pc‑1,pc)，py=(p1,p2,…,pc‑2)，其特征在于，所述编码器包括以下部件：寄存器R1～R62，其余四个部件共享这62个b位寄存器；多功能移位器，主要由寄存器R4～R62和复用器组成，进行b位并行移位，用于信息向量s的输入、重复运算之前的调整和码字v的输出；并行滤波器，主要由寄存器R1～R62和多输入异或门Aη，1～Aη，c组成，用于计算向量f和m，每个多输入异或门对应HALT的子矩阵[A B]或D中的一个块行，每个输入端对应一个置换矩阵，该置换矩阵所在块列号加3等于寄存器的下标，其循环右移位数加1等于寄存器的抽头位；线性反馈移位寄存器，主要由寄存器R1～R62和b位二输入异或门A1～A3组成，用于计算向量q和部分校验向量py；并行循环左移累加器，主要由寄存器R1～R5、R30、b位二输入与门Mi，j和b位二输入异或门Ai，j组成，用于计算部分校验向量px，其中，1≤i,j≤3。