[发明专利]时钟信号生成电路

摘要

本发明涉及时钟信号生成电路，其目的在于提供一种从电源接通时刻起高速起动且即使产生外部干扰也能继续时钟信号的生成的时钟信号生成电路。在本发明中，在分别生成低速时钟信号和高速时钟信号时，将在成为高速时钟信号的振荡源的第1振荡电路中生成的第1振荡时钟信号作为上述高速时钟信号进行输出。此外，在从成为低速时钟信号的振荡源的第2振荡电路送出第2振荡时钟信号的情况下，将该第2振荡时钟信号作为上述低速时钟信号进行输出，另一方面，在没有送出第2振荡时钟信号的情况下，将对上述第1振荡时钟信号进行分频后的分频时钟信号作为低速时钟信号进行输出。

主权项

一种时钟信号生成电路，分别生成具有第1频率的高速时钟信号以及具有比所述第1频率低的第2频率的低速时钟信号，其特征在于，具有：第1振荡电路，生成具有所述第1频率的第1振荡时钟信号；第2振荡电路，生成具有所述第2频率的第2振荡时钟信号；分频电路，生成对所述第1振荡时钟信号进行分频了的分频时钟信号；以及时钟选择电路，将所述第1振荡时钟信号作为所述高速时钟信号进行输出，并且在从所述第2振荡电路送出所述第2振荡时钟信号的情况下，将该第2振荡时钟信号作为所述低速时钟信号进行输出，另一方面，在没有从所述第2振荡电路送出所述第2振荡时钟信号的情况下，将所述分频时钟信号作为低速时钟信号进行输出。