[发明专利]用于双重图样化设计的掩模偏移感知RC提取

摘要

一种方法，包括：提供集成电路设计；以及根据布局生成多个双重图样化分解，多个双重图样化分解中的每一个都包括分离为双重图样化掩模组的第一掩模和第二掩模。确定第一和第二掩模之间的最大偏移，其中，最大偏移是用于在晶片上实施所述布局的制造工艺中的最大预期掩模偏移。对于多个双重图样化分解的每一个，使用由最大偏移限定的范围内的掩模偏移来仿真最坏情况的性能值。仿真最坏情况性能的步骤包括计算对应于掩模偏移的电容值，并且使用高阶方程式或分段方程式计算电容值。

主权项

一种方法，包括：从非易失性计算机可读存储介质中检索集成电路设计的布局；根据所述布局生成多个双重图样化分解部，所述多个双重图样化分解部的每一个都包括被分离为双重图样化掩模组的第一掩模和第二掩模的图样；确定所述第一掩模和所述第二掩模之间的最大偏移，其中，所述最大偏移是用于在晶片上实施所述布局的制造工艺中的最大预期掩模偏移；以及对于所述多个双重图样化分解部的每一个，仿真最坏情况的性能值，其中，使用由所述最大偏移限定的范围内的掩模偏移来执行仿真步骤，以及其中，仿真步骤包括：根据所述图样之间的间隔计算所述图样的电容，其中，使用高阶方程式或分段方程式执行计算步骤，以及其中，所述高阶方程式将所述图样的电容表示为所述间隔的高阶函数，以及其中，所述分段方程式将所述电容表示为所述间隔的分段函数。