[发明专利]ddr系列pcb板时序补偿方法、系统及终端有效
| 申请号： | 201210037806.9 | 申请日： | 2012-02-17 |
| 公开（公告）号： | CN103257309A | 公开（公告）日： | 2013-08-21 |
| 发明（设计）人： | 操冬华;胡胜发 | 申请（专利权）人： | 安凯(广州）微电子技术有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 深圳中一专利商标事务所 44237 | 代理人： | 张全文 |
| 地址： | 510663 广东省广州市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明适用于于信号处理领域，提供了一种ddr系列pcb板时序补偿方法、系统及终端。所述方法包括步骤：测试出pcb板的布板设计的同步信号的时序偏差时间；测试出实际pcb板上同步信号的时序偏差时间；根据实际pcb板上同步信号的时序偏差时间校准pcb板的布板设计的同步信号的时序偏差时间；结合实际测量的单个延时电路的延时时间和实际pcb板上同步信号的时序偏差时间，确定需设置的主控端的最少单个延时电路个数；结合主控端的最少单个延时电路个数和校准后的pcb板的布板设计的同步信号的时序偏差时间，设置主控端的延时电路。本发明实施例能够有效降低因pcb板布线的差异所引起的数据线上信号传输不同步的概率。 | ||
| 搜索关键词： | ddr 系列 pcb 时序 补偿 方法 系统 终端 | ||
【主权项】：
一种ddr系列pcb板时序补偿方法，其特征在于，所述方法包括下述步骤：对pcb板的布板设计进行仿真，以测试出所述pcb板的布板设计的同步信号的时序偏差时间；对所述pcb板的布板设计对应的实际pcb板进行测试，以测试出所述实际pcb板上同步信号的时序偏差时间；根据所述实际pcb板上同步信号的时序偏差时间校准所述pcb板的布板设计的同步信号的时序偏差时间；结合实际测量的主控端单个延时电路的延时单元时间和所述实际pcb板上同步信号的时序偏差时间，确定需设置的主控端补偿的最少单个延时电路单元个数；结合主控端的单个延时电路的延时单元时间长度和校准后的所述pcb板的布板设计的同步信号的时序偏差时间，设置主控端的补偿延时电路单元个数以使校准后的所述pcb板的布板设计的同步信号达到同步。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于安凯(广州）微电子技术有限公司，未经安凯(广州）微电子技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210037806.9/，转载请声明来源钻瓜专利网。
