[发明专利]基于SET/MOS混合结构的可重构阈值逻辑单元

摘要

本发明涉及集成电路技术领域，特别是一种由纳米器件组成的基于SET/MOS混合结构的可重构阈值逻辑单元。其由一个四输入的SET/MOS混合电路和第一、二反相器构成，所述的第一、二反相器的输出端各自与所述SET/MOS混合电路的一输入端连接；其通过对输入端的偏置，该逻辑单元就能够实现或、或非、与、与非逻辑功能，而不需要改变电路的器件参数。该可重构阈值逻辑单元结构简单、功耗低、集成度高，同时具有较高的可重构特性，能够有效地实现同一单元的不同逻辑功能。这些特点使得该可重构阈值逻辑单元能够应用于FPGA、人工神经网络等低功耗、高集成度超大规模集成电路中。

主权项

一种基于SET/MOS混合结构的可重构阈值逻辑单元，其特征在于：由一个四输入的SET/MOS混合电路和第一、二反相器构成，所述的第一、二反相器的输出端各自与所述SET/MOS混合电路的一输入端连接；所述的SET/MOS混合电路的逻辑满足逻辑方程：F(x)=sign(Σi=1nWiXi-θ)=1,ifΣi=1nWiXi≥θ0,otherwise]]>其中Wi为输入Xi对应的权重，n为输入的个数,θ为阈值；所述可重构阈值逻辑单元的阈值逻辑功能表达式为：F(x)＝sgn(x1+x2+x3'+x4'‑2.5)；其通过4个输入x1,x2,x3,x4的不同组合，能实现或、或非、与、与非的逻辑功能，该或、或非、与、与非为线性函数，能够直接用以下阈值逻辑门表示：OR(a,b)＝sgn(a+b‑0.5)；NOR(a,b)＝sgn(‑a‑b+0.5)；AND(a,b)＝sgn(a+b‑1.5)；NAND(a,b)＝sgn(‑a‑b+1.5)；其中，x3′,x4′为输入x3,x4经过反相器后得到的信号，a为一输入信号，b为另一输入信号；所述的SET/MOS混合电路包括：一PMOS管，其源极接电源端Vdd；一NMOS管，其漏极与所述PMOS管的漏极连接；以及一SET管，与所述NMOS管的源极连接；所述的PMOS管的参数满足：沟道宽度Wp为22nm，沟道长度Lp为66nm，栅极电压Vpg为0.4V；所述NMOS管的参数满足：沟道宽度Wn为22nm，沟道长度Ln为66nm，栅极电压Vng为0.4V；所述SET管的参数满足：隧穿结电Cs，Cd为0.1aF，隧穿结电阻Rs,Rd为150KΩ，背栅电压Vctrl为0.8V，背栅电容Cctrl为0.1050aF，耦合电容C0为0.052aF，耦合电容C1为0.026aF。