[发明专利]一种具有幅度补偿功能的信号发生器及其方法

摘要

本发明提供了一种具有幅度补偿功能的信号发生器及其方法，其中FPGA模块包括：时钟模块、扫频时间累加器、扫频曲线存储器、偏移乘法器、频率字加法器、频率累加器、载波存储器、幅频补偿单元和补偿乘法器；由扫频时间累加器生成的扫频时间累加值，一路经扫频曲线存储器、偏移乘法器、频率字加法器、频率累加器、载波存储器生产输出载波；另一路由幅频补偿单元生产输出补偿，由补偿乘法器相乘得到补偿后的扫频信号。通过该信号发生器及其方法解决了扫频时的幅度平坦度问题。

主权项

一种具有幅度补偿功能的信号发生器，包括：FPGA模块、DAC模块、低通滤波器和模拟通道；所述FPGA模块用于生成扫频信号；该扫频信号依次通过DAC模块、低通滤波器和模拟通道进行处理，形成最终输出的扫频信号；其特征在于：所述FPGA模块包括：时钟模块、扫频时间累加器、扫频曲线存储器、偏移乘法器、频率字加法器、频率累加器、载波存储器、幅频补偿单元和补偿乘法器；所述时钟模块，用于为FPGA模块内部其他模块提供主时钟；所述扫频时间累加器，用于以扫频时间控制字累加生成扫频时间累加值，并将该扫频时间累加值分别发送至扫频曲线存储器和幅频补偿单元；所述扫频曲线存储器，用于基于预先设置的扫频曲线，根据所述扫频时间累加值输出对应的扫频曲线样点；所述偏移乘法器，用于将所述扫频曲线样点与扫频偏移系数相乘，得到扫频频率字的增量；所述频率字加法器，用于将所述扫频频率字的增量与基本扫频频率字相加，得到载波扫频频率字；所述频率累加器，用于对所述载波扫频频率字进行累加，得到载波存储器读地址；所述载波存储器，用于根据所述载波存储器读地址读取所存载波样点集的对应样点，并输出该输出载波；所述幅频补偿单元，用于根据所述扫频时间累加值读取所存幅频补偿曲线的对应样点，并输出该输出补偿；所述补偿乘法器，接收输出载波和输出补偿，用于将输出载波和输出补偿相乘，得到经幅度补偿后的扫频信号。