[发明专利]全数字差动电容检测装置

摘要

本发明属于一种电子线路，特别涉及一种检测差动电容的电路。全数字差动电容检测装置，包括：数字控制器(1)，数字可编程时钟发生器(2)，数字可编程波形发生器(3)，电荷放大器(4)，放大倍数可编程仪表放大器(5)，双通道同步模数转换器(6)。本发明利用数字控制器对可编程时钟发生器提供的时钟源进行编程控制，使可编程波形发生器的各输出信号频率能根据需要灵活调整，具有较大的频率调整范围；仪表放大器的放大倍数G由数字控制器编程控制，当ΔC较小时通过增大G值，使ΔC检测在小信号时具有极高的分辨率；当ΔC较大时通过减小G值，使ΔC检测在大信号时具有极大的检测范围，数字控制器对差动电容检测各环节的控制均通过编程实现，并通过软件代码完成带通选频滤波、混频解调、低通滤波等环节，硬件结构简洁，调整灵活性好。

主权项

一种全数字差动电容检测装置，其特征是：它包括：数字控制器(1)，数字可编程时钟发生器(2)，数字可编程波形发生器(3)，电荷放大器(4)，放大倍数可编程仪表放大器(5)，双通道同步模数转换器(6)；所述数字控制器(1)通过串行或I/O端口对所述数字可编程时钟发生器(2)进行编程，使其输出预期时钟信号，作为所述数字可编程波形发生器(3)的时钟源；所述数字控制器(1)通过串行或并行端口对所述数字可编程波形发生器(3)进行编程，使其输出幅值为A、频率为FC、相位为θC的正弦激励信号，同时输出幅值为A、频率为FC、相位为θR的正弦参考信号(UR)，以及频率为NS*FC的方波信号；所述电荷放大器(4)由一对差动电容(CSA、CSB)及其补偿电容(CCA、CCB)，一对均带有反馈回路(CFA，RFA；CFB，RFB)、放大系数均为K的运算放大器(A，B)组成；在所述数字可编程波形发生器(3)给出的所述正弦激励信号作用下，所述一对运算放大器(A，B)分别输出与所接差动电容(CSA、CSB)成线性比例的两路电压信号(UA，UB)；所述仪表放大器(5)的同相或反相输入端接入所述两路电压信号(UA，UB)，所述仪表放大器(5)的放大倍数G由所述数字控制器(1)通过编程决定，其输出为：UO＝GK(CSA‑CSB)Asin(2πFCt+θC+θS)其中：CSA‑CSB为被检测的所述一对差动电容(CSA、CSB)的差值ΔC；θS为所述电荷放大器(4)及所述仪表放大器(5)造成的相移；所述双通道同步模数转换器(6)的通道A接入所述仪表放大器的输出(UO)，通道B接入所述数字可编程波形发生器(3)输出所述正弦参考信号(UR)，并以所述数字可编程波形发生器(3)输出的所述频率为NS*FC的方波信号作为采样触发信号，在所述仪表放大器输出(UO)的每个周期内采样NS次；所述数字控制器(1)接收所述数字可编程波形发生器(3)输出的所述频率为NS*FC的方波信号作为外部中断触发信号，进入INT中断服务程序，进行以下处理：a.利用DMA或其它方式通过其串行或并行接口读取所述双通道同步模数转换器(6)对所述仪表放大器输出(UO)的采样结果UO(k)，和对所述数字可编程波形发生器(3)输出所述正弦参考信号(UR)的采样结果UR(k)；b.将所述UO(k)添加至存储序列UOF(n)队尾，所述UOF(n)表示为：UOF(n)＝GK(CSA‑CSB)Asin(2πn/NS+θC+θS)c.将所述UR(k)添加至存储序列URF(n)队尾，所述URF(n)表示为：URF(n)＝Asin(2πn/NS+θR)d.以FC为中心频率，对所述UOF(n)和所述URF(n)进行带通滤波，得到所述UO(k)的滤波输出UOF(k)和所述UR(k)的滤波输出URF(k)；将所述UOF(k)和所述URF(k)进行相乘得到UC(k)，并添加至存储序列UCF(n)队尾，所述UCF(n)表示为： U CF ( n ) = - 1 2 GK ( C SA - C SB ) A 2 cos ( 4 πn / N S + θ C + θ S + θ R ) + 1 2 GK ( C SA - C SB ) A 2 cos ( θ C + θ S - θ R ) e.通过串行或并行端口对所述数字可编程波形发生器(3)输出的所述激励信号相位θC和所述参考信号相位θR进行编程，使θC+θS‑θR为0°附近的某一常值θF；f.对所述UCF(n)进行低通滤波，得到所述UC(k)的滤波输出UD(k)： U D ( k ) = 1 2 GK ( C SA - C SB ) A 2 cos ( θ F ) 其中：A、K是由电路所决定的常值，G、θF为通过所述数字控制器(1)编程得到的常值，UD(k)为对所述一对差动电容(CSA、CSB)差值CSA‑CSB的检测值；g.退出所述INT中断服务程序，准备对下一组采样数据进行处理。