[发明专利]一种Booth编码器及乘法器无效
| 申请号： | 201110120555.6 | 申请日： | 2011-05-11 |
| 公开（公告）号： | CN102184086A | 公开（公告）日： | 2011-09-14 |
| 发明（设计）人： | 李磊;周婉婷;刘辉华;敖思远 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | G06F7/533 | 分类号： | G06F7/533;G06F7/72 |
| 代理公司： | 电子科技大学专利中心 51203 | 代理人： | 周永宏 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种Booth编码器以及基于该Booth编码器的模(2n-1)乘法器。本发明是针对现有的模(2n-1)乘法器耗费资源，速度较低而提出的。其中，Booth编码器由Booth译码器和Booth选择器组成，Booth译码器包括第一异或门；Booth选择器包括第一同或门、第一二选一反相多路复用器和第二二选一反相多路复用器。一种模(2n-1)乘法器，包括Booth译码器阵列、Booth选择器阵列、压缩阵列和模(2n-1)加法器。本发明的面向模(2n-1)Booth乘法器，在运算过程中，需要个部分积，进而把模(2n-1)乘法器的中间部分积从n个减少为个，大大减少了运算量，从而减少了资源的耗费和关键路径的延迟。 | ||
| 搜索关键词： | 一种 booth 编码器 乘法器 | ||
【主权项】：
一种Booth编码器，由Booth译码器和Booth选择器组成，其特征在于，所述Booth译码器包括第一异或门；所述Booth选择器包括第一同或门、第一二选一反相多路复用器和第二二选一反相多路复用器；设A＝an‑1LaiLa0，B＝bn‑1LbiLb0为基于模(2n‑1)表示的需要相乘操作的两个操作数；所述第一异或门包括两个输入端，用于输入操作数B相邻的两位b2k、b2k‑1；所述第一二选一反相多路复用器和第二二选一反相多路复用器分别包括两个数据输入端和一个片选输入端，其中，所述第一二选一反相多路复用器的两个数据输入端分别用于输入操作数B相邻的两位b2k+1、b2k，所述第一二选一反相多路复用器的片选输入端用于输入操作数A中的任一位ai‑1；所述第一同或门包括两个输入端，用于输入操作数A中的ai和操作数B中的b2k+1；所述第二二选一反相多路复用器的两个数据输入端分别用于输入所述第一二选一反相多路复用器的输出端信号和所述第一同或门的输出端信号；所述第二二选一反相多路复用器的片选输入端用于输入所述第一异或门的输出端信号；所述第二二选一反相多路复用器的输出端信号即是第k个部分积的第i位的逻辑值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110120555.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种高性能非精确冗余二进制乘法器的设计方法-201710001809.X
- 刘伟强;操天;廖其聪;王成华 - 南京航空航天大学
- 2017-01-03 - 2019-05-14 - G06F7/533
- 本发明公开了一种高性能非精确冗余二进制乘法器及其设计方法，该非精确冗余二进制乘法器由非精确Booth编码单元、精确Booth编码单元、非精确冗余二进制4‑2压缩器单元、精确冗余二进制4‑2压缩器单元、精确压缩树形结构单元以及冗余二进制数到普通二进制数转换单元组成，其中非精确冗余二进制乘法器乘积的H比特高位是使用精确的Booth编码单元和精确的冗余4‑2压缩器单元得到的,乘积的L比特低位是使用非精确的Booth编码单元和非精确的冗余4‑2压缩器单元得到的。本发明是一种新型的高速、低功耗、小面积的乘法器，在实时嵌入式处理和其他低功耗数字电路设计领域具有很广阔的应用前景。
- 一种高性能非精确乘法器及其应用方法-201510712638.2
- 刘伟强;钱亮宇;王成华;操天 - 南京航空航天大学
- 2015-10-28 - 2018-07-20 - G06F7/533
- 本发明公开了一种高性能非精确乘法器及其应用方法，该非精确乘法器是由非精确Booth编码单元、精确Booth编码单元、精确4‑2压缩器单元、非精确4‑2压缩器单元、非精确压缩树型结构以及超前进位加法器单元组成，其中非精确乘法器的高位m比特是使用精确的Booth编码单元和精确的4‑2压缩器单元、低位的n比特是使用非精确的Booth编码单元和非精确的4‑2压缩器单元。在应用本发明时，非精确乘法器中使用精确Booth编码单元和精确4‑2压缩器单元的位数和使用非精确Booth编码单元和非精确4‑2压缩器单元的位数需要通过软件仿真的方法确定。本发明是一种新型的高速、低功耗、小面积的乘法器，在实时嵌入式处理和其他低功耗数字电路设计领域具有很广阔的应用前景。
- 一种用于RFID安全芯片的乘法器及实现方法-201511019257.2
- 廖良著;丁颜玉;龙辉;刘继采 - 深圳市正东源科技有限公司
- 2015-12-30 - 2016-06-08 - G06F7/533
- 本发明实施例公开了一种用于RFID安全芯片的乘法器及实现方法，其中，该乘法器包括：部分积产生电路，用于产生部分积，并将所述部分积输入到压缩电路；压缩电路，用于接收部分积产生电路所产生的部分积，对部分积压缩处理获得压缩后的临时变量，并将临时变量输入到进位传播加法器；进位传播加法器，用于对所述临时变量进行压缩处理，并获得乘法结果。在本发明实施例中，通过混合压缩树减少树型结构中的求和级数，可以降低乘法器压缩树关键路径，减小电路延时，提高安全芯片的运行速度，适合于集成到智能卡芯片的RSA或者ECC协处理器中，以提高协处理器的工作速度。
- 可配置可扩展的流水线乘累加器-201420410052.1
- 胡凯;冯盛;万清;闫华;刘瑛 - 中国电子科技集团公司第五十八研究所
- 2014-07-23 - 2014-11-26 - G06F7/533
- 本实用新型公开了一种可配置可扩展的流水线乘累加器，属于集成电路设计领域，该可配置可扩展的流水线乘累加器在结构设计中增加控制选择器，从而能够使得该可配置可扩展的流水线乘累加器能根据用户的应用要求，通过采取不同的配置方式实现乘、乘加、乘累加等运算功能，从而实现不同位宽的运算功能；同时，在结构设计中增加多个寄存器，实现了内部级联和流水结构，在整个的设计结构中采用反馈信号的电性连接，能够实现多个可配置可扩展的流水线乘累加器进行级联，从而实现高效的并行累加运算，能够满足大容量数据、高速信号处理的应用需求；同时，该结构设计紧凑，运算速度和效率大大提高，并且扩展灵活，实现用户可配置。
- 数字信号处理器的数据路径电路-201310396061.X
- 米卡埃尔·莫尔滕森 - 亚德诺半导体股份有限公司
- 2013-09-04 - 2014-03-26 - G06F7/533
- 数据路径电路可包括用于并行计算的数字乘法和累加电路(MAC)与数字硬件计算器。数字硬件计算器和MAC可耦合到用于接收输入操作数的输入存储器元件。该MAC可包括数字乘法器结构，其具有耦合到加法器的部分乘积发生器以使第一和第二输入操作数相乘并产生乘法结果。该数字硬件计算器可包括耦合在计算器输入和计算器输出寄存器之间的第一查找表。第一查找表可包括根据第一预定的数学函数映射到相应数学函数结果的表项目值。数字硬件计算器可配置成基于第一查找表计算很难计算的数学函数诸如对数函数、指数函数、除法函数和平方根函数。
- 一种Booth编码器及乘法器-201310421299.3
- 李磊;李赛野;杨鹏;尹鹏胜;周婉婷 - 电子科技大学
- 2013-09-16 - 2014-01-22 - G06F7/533
- 本发明公开了一种Booth编码器及乘法器。针对现有的面向模(2n-2p-1)乘法器耗费资源，速度较低的问题，提出了一种针对模(2n-2p-1)Booth乘法器的Booth编码器，以及基于该Booth编码器的模(2n-2p-1)乘法器。本发明的乘法器，在运算过程中，直接把
个部分积和修正项C进行同时压缩，从而实现在运算过程中就实现了修正，大大减少了运算量，从而减少了资源的耗费和关键路径的延迟。
- 基4-Booth编码方法及门电路和流水线大数乘法器-201310261574.X
- 李树国;周怡 - 清华大学
- 2013-06-27 - 2013-11-27 - G06F7/533
- 本发明基4-Booth编码方法，乘数B每相邻的三位共有八种组合方式，不同的组合形式分别代表部分积选择是0，±A，±2A之中的一种，其中A代表被乘数，编码值Xi等于1表示绝对值是被乘数自身的组合方式，编码值Xi等于0表示其余组合方式；编码值Mi等于1表示部分积为负数的组合方式；编码值Modifyi等于1表示绝对值非零的六种组合方式，本发明同时提供了实现该编码的门电路以及基于该编码的流水线大数乘法器，本发明编码方法可缩短Booth编码的延时，流水线大数乘法器可实现256位大数乘法运算，应用于公钥密码算法模乘运算中，可大幅提高公钥密码芯片的性能。
- 用于布斯乘法方法和系统的功率有效符号扩展-201110244084.X
- 拉吉夫·克里希纳穆尔蒂;克里斯托弗·爱德华·科布;威廉·C·安德森 - 高通股份有限公司
- 2007-02-15 - 2011-12-14 - G06F7/533
- 本发明涉及用于布斯乘法方法和系统的功率有效符号扩展。布斯乘法过程的功率有效符号扩展涉及在布斯乘法树中应用符号位。所述符号位允许布斯乘法过程执行符号扩展步骤。此进一步涉及使用符号位对所述布斯乘法树的预定部分乘积行执行1扩展以保留所述预定部分乘积行的正确符号。所述过程和系统通过在所述布斯乘法树中产生符号扩展位而解析所述符号位的信号值。所述符号扩展位位于进位输出列中以扩展所述布斯乘法过程的所述乘积。随后，所述方法和系统通过将进位输出值加到位于所述布斯乘法树的至少一预定列处的符号位而从所述布斯乘法树形成最终乘积。结果是使用所述符号有效地扩展所述最终乘积的总和分量且对所述最终乘积的进位分量进行零扩展。
- 一种改进的基16Booth编码器-201110182611.9
- 叶强;来新泉;王学德;田磊;刘晨 - 西安电子科技大学
- 2011-06-30 - 2011-12-07 - G06F7/533
- 本发明公开了一种改进的基16Booth编码器，主要解决现有基16Booth编码器中关键路径长和面积大的问题。它包括倍数产生模块、编码位分离模块、译码模块、选择器阵列模块和部分积取反模块。倍数产生模块生成被乘数的各个倍数；编码位分离模块根据输入的5位编码位产生1位取反位和4位选择位；译码模块通过4位选择位输出相应的倍数选择信号；选择器阵列模块根据译码模块输出的选择信号选择相应的倍数；部分积取反模块根据取反位决定是否对选择器阵列模块输出的信号进行取反操作来得到最终的部分积。本发明有效的优化了编码器的关键路径，缩小了编码器的面积，可用于采用基16Booth算法实现的并行乘法器设计。
- 一种Booth编码器及乘法器-201110120555.6
- 李磊;周婉婷;刘辉华;敖思远 - 电子科技大学
- 2011-05-11 - 2011-09-14 - G06F7/533
- 本发明公开了一种Booth编码器以及基于该Booth编码器的模(2n-1)乘法器。本发明是针对现有的模(2n-1)乘法器耗费资源，速度较低而提出的。其中，Booth编码器由Booth译码器和Booth选择器组成，Booth译码器包括第一异或门；Booth选择器包括第一同或门、第一二选一反相多路复用器和第二二选一反相多路复用器。一种模(2n-1)乘法器，包括Booth译码器阵列、Booth选择器阵列、压缩阵列和模(2n-1)加法器。本发明的面向模(2n-1)Booth乘法器，在运算过程中，需要个部分积，进而把模(2n-1)乘法器的中间部分积从n个减少为个，大大减少了运算量，从而减少了资源的耗费和关键路径的延迟。
- 基于CISC微处理器的32位整数乘法器-200810175922.0
- 高德远;王党辉;王得利;樊晓桠;张盛兵;黄小平;魏廷存;张萌 - 西北工业大学
- 2008-10-29 - 2009-06-17 - G06F7/533
- 本发明公开了一种三十二位整数乘法器，属于计算机微处理器设计领域。它包括4-2压缩器，其特点是所述的4-2压缩器是三级4-2压缩器阵列，显示该乘法器可以完成有符号或者是无符号32位乘法运算，将被乘数经过符号扩展之后，使用基于4的布斯编码，通过被乘数寄存器生成16个部分积；采用三级流水，分批次返回计算结果，第二拍返回结果的低32位部分，第三拍返回结果的高32位部分，结果总线32位；由三条微指令或者两条微指令控制完成一次乘法运算。由于采用三级4-2压缩器阵列设计，使用微指令来控制，满足不同时机的各种乘法操作；对有符号无符号32位操作数基4的布斯编码部分积的生成从17个简化为16个，简化了乘法器的结构，降低了乘法延时。
- 一种基于CTGAL的Booth编码器及绝热补码乘累加器-200810121150.2
- 汪鹏君;徐建 - 宁波大学
- 2008-09-28 - 2009-03-11 - G06F7/533
- 本发明公开了一种基于CTGAL的Booth编码器，特点是包括一个选择信号发生电路和至少两个并联连接在选择信号发生电路上的CTGAL三选一选择器，CTGAL三选一选择器的一个输入端上连接有CTGAL异或门，下一级的CTGAL异或门的输出端同时与上一级的CTGAL三选一选择器的另一个输入端连接，优点是每次用Booth算法判断时，除了用于产生选择信号的电路外，对被乘数的每一位操作仅需要1个3选1数据选择器和1个异或门，大大降低了运算复杂度并提高了乘法运算的速度，进一步设计的绝热补码乘累加器，计算机模拟结果表明具有明显的低功耗特性，将16位累加的4×4位绝热乘累加器与CMOS逻辑的乘累加器进行瞬态能耗比较，平均节省能耗大于65％。
- 用于布斯乘法方法和系统的功率有效符号扩展-200780005162.2
- 拉吉夫·克里希纳穆尔蒂;克里斯托弗·爱德华·科布;威廉·C·安德森 - 高通股份有限公司
- 2007-02-15 - 2009-03-11 - G06F7/533
- 本发明揭示用于数字信号处理器的设计和使用的技术，其包括处理通信(例如CDMA)系统中的发射。布斯乘法过程的功率有效符号扩展涉及在布斯乘法树中应用符号位。所述符号位允许布斯乘法过程执行符号扩展步骤。此进一步涉及使用符号位对所述布斯乘法树的预定部分乘积行执行1扩展以保留所述预定部分乘积行的正确符号。所述过程和系统通过在所述布斯乘法树中产生符号扩展位而解析所述符号位的信号值。所述符号扩展位位于进位输出列中以扩展所述布斯乘法过程的所述乘积。随后，所述方法和系统通过将所述进位输出值加到位于所述布斯乘法树的至少一预定列处的符号位而从所述布斯乘法树形成最终乘积。结果是使用所述符号有效地扩展所述最终乘积的总和分量且对所述最终乘积的进位分量进行零扩展。
- 专利分类
