[发明专利]基于H.264/AVC中CABAC的并行编码实现电路及编码方法有效
| 申请号： | 201010291264.9 | 申请日： | 2010-09-25 |
| 公开（公告）号： | CN101951516A | 公开（公告）日： | 2011-01-19 |
| 发明（设计）人： | 刘振宇;汪东升 | 申请（专利权）人： | 清华大学 |
| 主分类号： | H04N7/26 | 分类号： | H04N7/26;H04N7/30 |
| 代理公司： | 北京路浩知识产权代理有限公司 11002 | 代理人： | 王莹 |
| 地址： | 100084 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于H.264/AVC中CABAC的并行编码实现电路及编码方法，包括用于执行并行归一化运算的二元化引擎；用于执行每周期两比特的上下文读取及更新操作的上下文模型引擎；用于执行每周期两比特的归一化操作的并行归一化引擎用于产生RBSP输出码流的RBSP码流生成引擎；二元化引擎与上下文模型引擎段间以3写2读先入先出队列连接；并行归一化引擎与RBSP码流生成引擎段间以2写1读先入先出队列连接。本发明使二元化引擎与归一化引擎及RBSP码流生成引擎的处理速度相匹配；解决了各级处理引擎间吞吐率不均衡问题，避免了流水线停滞；解决了编码区间和编码下限归一化与码流产生过程的相关性引发的计算瓶颈问题。 | ||
| 搜索关键词： | 基于 264 avc cabac 并行 编码 实现 电路 方法 | ||
【主权项】：
一种基于H.264/AVC中CABAC的并行编码实现电路，其特征在于，包括第一级流水线，为用于执行并行归一化运算的二元化引擎；第二级流水线，为用于执行每周期两比特的上下文读取及更新操作的上下文模型引擎；第三级流水线，为用于执行每周期两比特的归一化操作的并行归一化引擎；以及第四级流水线，为用于产生原始字节序列载荷RBSP输出码流的RBSP码流生成引擎；其中，所述二元化引擎与上下文模型引擎段间以3写2读先入先出队列连接；并行归一化引擎与RBSP码流生成引擎段间以2写1读先入先出队列连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于清华大学，未经清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010291264.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种低码率情形下的数字电视图像修正系统及修正方法
- 下一篇：网络摄像机
