[发明专利]一种片外存储器访问控制器无效
| 申请号： | 201010196754.0 | 申请日： | 2010-06-11 |
| 公开（公告）号： | CN101859289A | 公开（公告）日： | 2010-10-13 |
| 发明（设计）人： | 赵华龙;桑红石;张天序 | 申请（专利权）人： | 华中科技大学 |
| 主分类号： | G06F13/38 | 分类号： | G06F13/38 |
| 代理公司： | 华中科技大学专利中心 42201 | 代理人： | 朱仁玲 |
| 地址： | 430074 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种片外存储器访问控制器，用于实现嵌入式SoC芯片对外部存储器的访问，该控制器包括统一时序逻辑生成和控制单元(201)，时序特征码存储器(202)，可配置寄存器文件单元(203)，辅助定时刷新及计数模块(204)，地址生成单元(205)，数据传输通道(206)，片上总线接口(208)和外部存储器接口(209)。本发明通过特征码的形式将所有可能时序纳入到统一的设计结构中去，减少了繁琐的设计工作，并能够进一步的获得更紧凑的版图。这种统一的架构也为以后功能的进一步扩展和可重用性的提高打下了基础。 | ||
| 搜索关键词： | 一种 外存 访问 控制器 | ||
【主权项】：
一种片外存储器访问控制器，用于实现嵌入式SoC芯片对外部存储器的访问，该控制器包括统一时序逻辑生成和控制单元(201)，时序特征码存储器(202)，可配置寄存器文件单元(203)，辅助定时刷新及计数模块(204)，地址生成单元(205)，数据传输通道(206)，片上总线接口(208)和外部存储器接口(209)，由嵌入式SoC芯片的片上总线主端设备发起访问请求，访问请求经过片上总线接口(208)传递给所述控制器，所述统一时序逻辑生成和控制单元(201)根据访问请求获得要访问的地址，从时序特征码存储器(202)中装载该地址所属的地址区域对应的时序特征码指令，接着，根据可配置寄存器文件单元(203)中的配置信息和时序特征码本身的内容进行译码，将时序特征码中的特征向量发送至外部存储器接口(209)用以生成控制时序信号，将时序特征码中的时间信息发送至辅助定时刷新及计数模块(204)用以接受所述统一时序逻辑生成和控制单元(201)的定时和计数请求，同时在地址生成单元(205)和数据传输通道(206)中生成相应的数据和地址信号，送至片外存储器以完成数据的传输。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华中科技大学，未经华中科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010196754.0/，转载请声明来源钻瓜专利网。
- 上一篇：验证集成电路效能模型的方法
- 下一篇：一种监控应用程序的方法、系统及移动终端
