[发明专利]纵向沟道SOI LDMOS的CMOS VLSI集成制作方法有效
申请号: | 201010136068.4 | 申请日: | 2010-03-30 |
公开(公告)号: | CN101819948A | 公开(公告)日: | 2010-09-01 |
发明(设计)人: | 张海鹏;苏步春;张亮;孙玲玲;张帆;李文钧 | 申请(专利权)人: | 杭州电子科技大学 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L21/8234;H01L21/84 |
代理公司: | 杭州求是专利事务所有限公司 33200 | 代理人: | 杜军 |
地址: | 310018 浙*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及纵向沟道SOI LDMOS的CMOS VLSI集成制作方法。现有方法制作的SOI LDMOS器件没有纵向沟道结构及与之对应的优异性能。本发明通过采用沟槽刻蚀技术实现纵向栅和栅场板结构、台阶式沟槽漏极结构,阱掺杂调整为逆向掺杂分布的离子注入阱和阱欧姆接触掺杂工艺,在源区掺杂的同时进行栅极和漏极掺杂的方法来实现。本发明采用现有SOI CMOS VLSI工艺技术,在稍微增加工艺复杂度与工艺成本条件下使集成功率与射频SOILDMOS器件的电学与热学性能得到显著改善。 | ||
搜索关键词: | 纵向 沟道 soi ldmos cmos vlsi 集成 制作方法 | ||
【主权项】:
纵向沟道SOI LDMOS的CMOS VLSI集成制作方法,其特征在于该方法包括以下步骤:(1)选取抛光好的SOI圆片作为初始材料,所述的SOI为绝缘层上半导体,该SOI圆片通过隐埋绝缘层完全隔离为两个半导体区,两个半导体区中厚的一个为P型作为衬底,薄的一个为N型作为顶层硅膜用于制作器件和电路;(2)将顶层硅膜表面第一次氧化,氧化层厚度为50~100nm,在氧化层上表面淀积氮化硅,氮化硅层厚度为300~500nm,所述的氧化层完全覆盖顶层硅膜上表面,氮化硅完全覆盖氧化层上表面;采用漏极沟槽区掩膜版掩膜进行第一次光刻,将窗口区中的氮化硅层和氧化层依次刻除形成漏极沟槽区刻蚀窗口,将漏极沟槽区刻蚀窗口中裸露的顶层硅膜采用局部氧化方法或者浅槽刻蚀方法刻蚀出漏极沟槽区,漏极沟槽区为顶层硅膜上的矩形槽,然后依次去除漏极沟槽区刻蚀窗口外的光刻胶、氮化层和氧化层,并洗净烘干;(3)将裸露的顶层硅膜的上表面进行第二次氧化,氧化层厚度为200~300nm,然后利用设计的缓冲区掺杂掩膜版对裸露的氧化层进行第二次光刻,刻除裸露的氧化层,形成缓冲区掺杂窗口,在缓冲区掺杂窗口内通过离子注入方法掺入N型杂质,缓冲区掺杂窗口内的掺入N型杂质的顶层硅膜作为缓冲区;将顶层硅膜表面氧化层全部去除,洗净烘干;(4)将裸露的顶层硅膜的上表面进行第三次氧化,氧化层厚度为200~300nm,然后利用设计的沟槽栅区掩膜版掩膜,采用深槽刻蚀方法依次对裸露的氧化层及氧化层下方的顶层硅膜进行第三次光刻,形成深沟槽,深沟槽的底部为隐埋绝缘层的上表面;然后采用腐蚀方法去除光刻胶并洗净烘干;对深沟槽的内壁进行第四次氧化,氧化层厚度为50~100nm,采用腐蚀方法进行第四次刻蚀,去除深沟槽内壁表面的氧化层以消除机械损伤,清洗烘干;(5)对裸露的硅表面进行第五次氧化,在深沟槽内壁上形成厚度为20~40nm的氧化层,深沟槽内壁上的氧化层作为纵向栅介质薄膜,顶层硅膜上表面和漏极沟槽区侧壁也被氧化层覆盖;然后采用化学气相淀积方法进行多晶硅淀积形成纵向多晶硅栅,采用化学机械抛光方法实现顶层硅膜上表面平坦化,洗净烘干;(6)对顶层硅膜的上表面采用旋涂原硅酸四乙酯方法进行第六次氧化,利用设计的多晶硅栅区和漏极区掺杂掩膜版进行第五次光刻,采用腐蚀方法去除裸露的氧化层,在多晶硅栅区域中开出多晶硅栅掺杂窗口、在漏极沟槽区域中开出沟槽漏极掺杂窗口,窗口之间的顶层硅膜上的氧化层作为场氧化层;然后在多晶硅栅掺杂窗口和沟槽漏极掺杂窗口内通过离子注入方法进行N型杂质重掺杂,采用腐蚀方法去除光刻胶并进行高温退火以恢复晶格完整性、杂质再分布和激活杂质原子,形成重掺杂的多晶硅栅极区和重掺杂的台阶式漏极区;然后采用腐蚀方法去除重掺杂的多晶硅栅极区和重掺杂的台阶式漏极区的氧化层,洗净烘干;(7)采用设计的P阱掺杂掩膜版对顶层硅膜的上表面进行第六次光刻,采用腐蚀方法去除裸露的氧化层在紧靠栅介质层的顶层硅膜上表面形成P阱掺杂窗口;采用离子注入方法进行P阱掺杂形成与顶层硅膜掺杂类型相反且掺杂浓度比顶层硅膜杂质浓度高得多的半导体区——P阱区;然后采用腐蚀方法去除光刻胶,洗净烘干;(8)采用设计的P阱欧姆接触掺杂掩膜版对顶层硅膜的上表面进行第七次光刻,在P阱区内远离栅介质层一侧形成P阱欧姆接触掺杂窗口,然后采用离子注入方法掺入P型杂质形成与P阱掺杂类型相同的重掺杂P阱欧姆接触区,采用腐蚀方法去除光刻胶,洗净烘干;然后进行高温退火以恢复P阱区和P阱欧姆接触区的晶格完整性并激活杂质原子;(9)采用设计的源区掺杂掩膜版对顶层硅膜的上表面进行第八次光刻,采用腐蚀方法去除裸露的氧化层在P阱区内紧靠栅介质层一侧形成源区掺杂窗口,采用离子注入方法进行源区N型重掺杂,采用腐蚀方法去除光刻胶,然后进行快速热退火形成N型重掺杂源区;(10)采用设计的电极引线接触孔掩膜版对顶层硅膜的上表面和深沟槽内壁表面进行第九次光刻,在重掺杂多晶硅栅极区沟槽内壁和上方形成栅极和栅场板电极窗口,在N型重掺杂源区和P阱欧姆接触区并按照降低表面电场规则覆盖紧邻P阱欧姆接触区的场氧化层上表面形成源极和源场板电极窗口,在台阶式重掺杂漏极区沟槽上方并按照降低表面电场规则覆盖紧邻台阶式重掺杂漏极区的场氧化层上表面形成漏极和漏场板电极窗口;然后采用真空镀膜方法在整个硅片的表面进行金属薄膜淀积,并采用设计的电极引线、金属场板、金属互连线和金属压焊点掩膜版进行第十次光刻,采用腐蚀方法去除裸露的金属形成金属电极引线、金属场板、金属互连线和金属压焊点;(11)在上表面淀积绝缘钝化层,采用设计的金属压焊点接触掩膜版进行第十一次光刻,刻除裸露的绝缘钝化层,去除光刻胶,洗净烘干,在金属压焊点上方刻蚀出金属压焊点窗口,用于进行引脚压焊及封装。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州电子科技大学,未经杭州电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201010136068.4/,转载请声明来源钻瓜专利网。
- 上一篇:钢管自动焊生产线除焊渣装置
- 下一篇:一种振动式药芯焊丝加粉装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造