[发明专利]高速突发调制解调器有效
申请号: | 200810079222.1 | 申请日: | 2008-08-20 |
公开(公告)号: | CN101359993A | 公开(公告)日: | 2009-02-04 |
发明(设计)人: | 张永杰;王东;王晓明;李志勇;倪光华 | 申请(专利权)人: | 中国电子科技集团公司第五十四研究所 |
主分类号: | H04L12/02 | 分类号: | H04L12/02;H04L25/02 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 050081河北省石家*** | 国省代码: | 河北;13 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种高速突发调制解调器,它涉及通信领域中无(短)前导突发传输、抗频偏能力强、传输速率高的调制解调器装置。它由调制器、解调器、辅助复/分接器、中频放大器、D/A变换器、低通滤波器、本振模块、IQ调制器、带通滤波器、电源等部件组成。它采用盲估计技术估计信号的参量,具有与传统的闭环估计相同的性能,克服了同步时间长和抗频偏能力差的缺点,实现高速突发调制解调。本发明还具有集成化程度高、体积小、重量轻、机动性好等特点。特别适用于大容量无线数据无(短)前导突发传输的调制解调装置。 | ||
搜索关键词: | 高速 突发 调制解调器 | ||
【主权项】:
1.高速突发调制解调器,它包括辅助复/分接器(1)、中频放大器(4)、D/A变换器组(5-1、5-2)、低通滤波器组(6-1、6-2)、本振模块(7)、IQ调制器(8)、带通滤波器(9)、电源(21),其特征在于:还包括调制器(2)、解调器(3);调制器(2)由串并变换模块(10)、差分编码模块(11)、基带成形模块组(12-1、12-2)、DA接口模块组(13-1、13-2)、控制模块(14)构成;解调器(3)由A/D变换器(22)、数字下变频模块(15)、匹配模块(16)、定时恢复模块(17)、载波频率恢复模块(18)、载波相位恢复模块(19)、差分解码模块(20)构成;所述的辅助复/分接器(1)的输入端口1、2、5、6分别与输入的信息码流A端口、符号时钟B端口、解调器(3)的输出端口3、4相连,其输出端口3、4分别与调制器(2)输入端口1、2,输出端口7、8分别与输出的信息码流C端口、符号时钟D端口相连,辅助复分接器(1)的输入端口1、2分别接收A端口信息码流、B端口符号时钟,输入端口5、6分别接收解调器(3)解调出的信息码流、符号时钟,输出端口3、4分别输出复分接后的信息码流、符号时钟至调制器(2),输出端口7、8分别由C、D端口输出分接后的信息码流、符号时钟;调制器(2)输出端口3、4分别与D/A变换器组(5-1、5-2)的各输入端口1相连,D/A变换器组(5-1、5-2)的各输出端口2分别与低通滤波器组(6-1、6-2)的各输入端口1相连,调制器(2)将辅助复/分接器(1)输入的信号码流、符号时钟进行调制成基带调制信号分别输出至D/A变换器组(5)进行数模变换,D/A变换器组(5)将数模变换后的信号输入低通滤波器组(6)进行低通滤波后输入IQ调制器(8);IQ调制器(8)的输入端口1、2分别与低通滤波器组(6-1、6-2)的各输出端口2连接,输入端口3与本振模块(7)的输出端口1相连,IQ调制器(8)将本振模块(7)输出的本振信号与低通滤波器组(6)输出的低通滤波后的信号调制成中频信号,调制后的信号输出至带通滤波器(9);带通滤波器(9)的输入端口1与IQ调制器(8)的输出端口4相连,其输出端口2通过中频电缆与发信机输入端口E相连,带通滤波器(9)将IQ调制器(8)输出的调制信号进行带通滤波后输出;中频放大器(4)的输入端口1通过中频电缆与收信机端口F相连,其输出端口2与解调器(3)的输入端口1连接,中频放大器(4)将收信机输入的中频信号进行自动增益控制,经自动增益控制后的信号输出至解调器(3);解调器(3)将(4)输入的自动增益信号进行解调,得出信息码流、符号时钟后输入辅助复/分接器(1)进行复/分接后输出;电源(21)出端+V电压端与各部件相应电源端并接,提供各个部件工作电源;所述的调制器(2)中的串并变换模块(10)输入端1脚与辅助复/分接器(1)输出端口3相连,其输出端2、3脚分别与差分编码模块(11)的输入端1、2脚相连,串并变换模块(10)将辅助复/分接器(1)输出的串行码流进行串并变换后得到两路并行码流输入差分编码模块(11),差分编码模块(11)将输入的两路并行码流进行差分编码后输出至基带成形模块(12);基带成形模块组(12-1、12-2)各输入端1脚分别与差分编码模块(11)各输出端3、4脚相连,各输出端2脚分别与DA接口模块组(13-1、13-2)各输入端1脚相连,基带成形模块组(12-1、12-2)将差分编码模块(11)输入的差分编码后的信号进行基带成形,得到平方根升余弦信号。DA接口模块组(13-1、13-2)分别将基带成形模块组(12-1、12-2)变换后的信号输出至D/A变换器(5);控制模块(14)输入端1脚与辅助复/分接器(1)输出端口4相连,其输出端2、3脚与串并变换模块(10)输入端4、5脚相连;差分模块(11)的输入端5脚、基带成形模块(12)、DA接口模块(13)输入端3脚分别与控制模块(14)输出端3脚相连;控制模块(14)产生的控制信号控制各相应模块进行信号处理;串并变换模块(10)、差分编码模块(11)、基带成形模块组(12-1、12-2)、DA接口模块组(13-1、13-2)、控制模块(14)各输入端9脚与电源(21)输出端+V电压端连接、各输入端10脚与接地端连接,电源提供各个模块的工作电压,接地端将各个模块接公共地端;所述的解调器(3)中的A/D变换器(22)的输入端1脚分别与中频放大器(4)的输出端口2相连,数字下变频模块(15)输入端1脚与A/D变换器(22)输出端2脚相连,数字下变频模块(15)的输出端2、3脚分别依次串接匹配模块(16)、定时恢复模块(17)、载波频率恢复模块(18)、载波相位恢复模块(19)、差分解码模块(20)各出入端1、2脚相连,差分解码模块(20)出端3脚与辅助复/分接器(1)入端口6连接,定时恢复模块(17)出端5脚与辅助复/分接器(1)入端口5连接;A/D变换器(22)将输入的中频放大信号进行模数变换,模数变换后的信号分别输出至数字下变频模块(15)变换到零中频,零中频信号输出至匹配模块(16)完成信号匹配;定时恢复模块(17)从输入的匹配信号中恢复出各采样点的I、Q两路基带信号准确值和时钟;载波频率恢复模块(18)去除I、Q两路基带信号的调制频率;载波频率恢复模块(19)去除I、Q两路基带信号的附加相移;差分解码模块(20)将恢复相位后的I、Q两路基带信号解调得到的两路数字码流进行并串变换后完成差分译码输出至辅助复/分接器(1);A/D变换器(22)、数字下变频模块(15)、匹配模块(16)、定时恢复模块(17)、载波频率恢复模块(18)、载波相位恢复模块(19)、差分解码模块(20)各输入端9脚与电源(21)出端+V电压端连接、各输入端10脚与接地端连接,电源(21)提供各个模块的工作电压,接地端将各个模块接公共地端。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十四研究所,未经中国电子科技集团公司第五十四研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200810079222.1/,转载请声明来源钻瓜专利网。
- 上一篇:产生立体音效的方法及装置
- 下一篇:算法密码