[发明专利]一种阵列算术逻辑单元结构无效
| 申请号： | 200810068126.7 | 申请日： | 2008-06-27 |
| 公开（公告）号： | CN101320321A | 公开（公告）日： | 2008-12-10 |
| 发明（设计）人： | 王新安;戴鹏;周丹;叶兆华;黄维;刘彦亮;魏来 | 申请（专利权）人： | 北京大学深圳研究生院 |
| 主分类号： | G06F7/575 | 分类号： | G06F7/575;G06F9/302 |
| 代理公司： | 深圳创友专利商标代理有限公司 | 代理人： | 郭燕 |
| 地址： | 518055广东省深*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种阵列算术逻辑单元结构，包括通过互联总线相连的复数个算术逻辑单元簇、至少两个交换开关以及至少两个算法控制单元，算术逻辑单元簇各包含至少两个算术逻辑单元，交换开关包括互联开关和配置单元，互联开关设置在算术逻辑单元簇之间的互联总线上，配置单元与算法控制单元相连，算法控制单元用于控制配置单元生成运算功能配置和连接配置，互联开关根据连接配置确定其与算术逻辑单元簇中的各算术逻辑单元的连接关系，各算术逻辑单元根据运算功能配置对指定的输入数据进行指定的运算。本发明的阵列算术逻辑单元结构规模和功能可灵活配置，能够支撑不同特定算法处理的ASIC实现，提升了设计效率和效果，降低了设计研发费用。 | ||
| 搜索关键词： | 一种 阵列 算术 逻辑 单元 结构 | ||
【主权项】：
1.一种阵列算术逻辑单元结构，其特征在于，包括通过互联总线相连的复数个算术逻辑单元簇以及至少两个交换开关与至少两个算法控制单元，所述算术逻辑单元簇各包含至少两个算术逻辑单元，所述交换开关包括互联开关和配置单元，所述互联开关设置在所述算术逻辑单元簇之间的互联总线上，所述配置单元与所述算法控制单元相连，所述算法控制单元用于控制所述配置单元生成运算功能配置和连接配置，所述互联开关根据所述连接配置确定其与所连算术逻辑单元簇中的各算术逻辑单元的连接关系，所述各算术逻辑单元根据所述运算功能配置对指定的输入数据进行指定的运算。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京大学深圳研究生院，未经北京大学深圳研究生院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810068126.7/，转载请声明来源钻瓜专利网。
