[发明专利]一种解码伴随式的计算方法、电路及解码器

摘要

本发明适用于解码技术领域，提供一种解码伴随式的计算方法、电路及解码器，所述方法为对输入的分组序列当前周期的M位数据运算输出第一向量；将当前周期输出的第一向量与上一周期输出的第二向量累加，输出向量累加值，所述上一周期输出的第二向量为上一周期的向量累加值与GF(2^m)的元素组成的向量做乘法运算后的输出向量；重复执行上述步骤，当输入的分组序列的最后一组M位数据累加完成后，输出对应的向量累加值作为伴随式S_i的值。本发明实现了二、三、四以及任意多路的方式并行工作，计算速度快。

主权项

1、一种解码伴随式的计算方法，其特征在于，所述方法包括下述步骤：对输入的分组序列当前周期的M位数据运算输出第一向量；将当前周期输出的第一向量与上一周期输出的第二向量累加，输出向量累加值，所述上一周期输出的第二向量为上一周期的向量累加值与由GF(2m)元素组成的向量做乘法运算后的输出向量；重复执行上述步骤，当输入的分组序列的最后一组M位数据累加完成后，输出对应的向量累加值作为伴随式Si的值；其中，伴随式Si满足$S_i=(((B_{\frac{N}{M}-1}^i{\left({\alpha }^i\right)}^M+B_{\frac{N}{M}-2}^i){\left({\alpha }^i\right)}^M+B_{\frac{N}{M}-3}^i)+···+B_1^i){\left({\alpha }^i\right)}^M+B_0^i;$ B_j^i=r_{j*M}({\alpha }^i{)}^0+r_{j*M+1}{\left({\alpha }^i\right)}^1+···+r_{j*M+M-1}{\left({\alpha }^i\right)}^{M-1};其中，Bj\; i为计算Si时第j数据运算后输出的第一向量，0\le j\le A-1，0\le i\le 2t-1，j为不大于A-1的非负整数，i为不大于2t-1的非负整数，rj*M+k为分组序列第j组第k位数据，为0或1，0\le k\le M-1，k为小于等于M-1非负整数，M为并行度，为大于1的自然数，N为分组序列的总长度，\alpha i是计算第i个伴随式时对应的GF(2m)的元素，m为大于log2\; N的最小整数，所述累加运算采用GF域中的加法运算，所述乘法计算时采用GF域中的乘法运算。$$