[实用新型]集成RAID和SAS控制IP核的SOC芯片

摘要

本实用新型涉及微电子技术领域，具体提供集成RAID和SAS控制IP核的SOC芯片。其结构包括芯片体，其特点是，在芯片体上设置有共享数据cache、32位RISC处理器、公钥算法加速器、DES/3DES算法加速器、随机数发生器、RAID加速器、SAS/SATA控制器、USB主从控制器、PCI－E控制器、DDRSDRAM控制器及千兆Ethernet控制器。与现有技术相比，本实用新型的集成RAID和SAS控制IP核的SOC芯片，具有结构简单、体积小、有效降低嵌入式系统的功耗、提高嵌入式系统的可靠性等特点。

主权项

1、集成RAID和SAS控制IP核的SOC芯片，包括芯片体，其特征在于，在芯片体上设置有共享数据cache、32位RISC处理器、公钥算法加速器、DES/3DES算法加速器、随机数发生器、RAID加速器、SAS/SATA控制器、USB主从控制器、PCI-E控制器、DDR SDRAM控制器及千兆Ethernet控制器，共享数据cache通过高速cache总线与32位RISC处理器相连；公钥算法加速器、DES/3DES算法加速器、随机数发生器、RAID加速器、SAS/SATA控制器、USB主从控制器、PCI-E控制器、DDR SDRAM控制器、千兆Ethernet控制器分别通过数据线与32位RISC处理器相连接。