[发明专利]闪存地址转换层系统

摘要

一种闪存地址转换层系统，连接于一闪存及一内存读写控制器之间，其结构包括：一指令缓存器，连接该内存读写控制器；一逻辑地址缓存器，连接内存读写控制器；一资料缓存器，连接于闪存与内存读写控制器间；一对辅助控制器，提供资料读写控制的指令辅助功能；一微处理器，连接指令缓存器、两辅助控制器；一地址转换单元，连接微处理器；一闪存地址缓存器，连接该辅助控制器、地址转换单元及闪存间；一可调适地址转换层单元，连接一辅助控制器；一快取指令与资料缓存器，连接可调适地址转换层单元。本发明可大幅减少闪存的无效资料收集的次数及占用容量，具有空间效率的快取机制来提升式及加快逻辑地址对应到真正的闪存的地址的效率。

主权项

1. 一种闪存地址转换层系统，其特征在于，连接于一闪存及一内存读写控制器之间，其结构包括：一指令缓存器，连接该内存读写控制器，以接收该内存读写控制器送出的闪存资料读写的指令并暂存之；一逻辑地址缓存器，连接内存读写控制器，以接收来自该内存读写控制器的资料读写的逻辑地址资料并暂存之；一资料缓存器，连接于闪存与内存读写控制器间，以作为闪存与内存读写控制器间读写资料的缓存器；一对辅助控制器，提供资料读写控制的指令辅助功能，其中一辅助控制器连接逻辑地址缓存器、资料缓存器，以提供该逻辑地址缓存器、资料缓存器的辅助控制；一微处理器，连接指令缓存器、两辅助控制器，该微处理器为闪存数据读写控制及转址快取控制执行的中枢；一地址转换单元，连接微处理器，该地址转换单元内预先储存有闪存数据读写的逻辑地址与实体地址转址数据，以提供微处理器所需的闪存数据读写的逻辑地址与实体地址转址数据；一闪存地址缓存器，连接该辅助控制器、地址转换单元及闪存间，以暂存该闪存于数据读写时的实体地址数据；一可调适地址转换层单元，连接一辅助控制器，提供细划对照及粗划对照两种地址转换功能，以通过该辅助控制器将该闪存的地址转换层运算结果、资料读写快取机制的指令及资料送入微处理器中执行；一快取指令与资料缓存器，连接该可调适地址转换层单元，以提供该可调适地址转换层单元作为闪存的资料读写快取机制的指令及数据暂存。