[发明专利]用于集成电路的受应力作用的层间电介质

摘要

对于具有逻辑(16)和静态随机存取存储器(SRAM)阵列(18)的集成电路(10)，通过对SRAM阵列的层间电介质(ILD)(42、40)进行有别于逻辑的层间电介质(ILD)的处理来改善其性能。N沟道逻辑(20)和SRAM晶体管(24、26)具有非压缩应力的ILD(40)，P沟道逻辑晶体管(22)ILD(42)具有压缩应力，而P沟道SRAM晶体管(26)至少具有小于P沟道逻辑晶体管的压缩应力，即P沟道SRAM晶体管(26)可以是压缩性的但小于P沟道逻辑晶体管(22)的压缩性、或可以是松弛性的、或者可以是拉伸性的。这有利于使集成电路(10)的P沟道SRAM晶体管(26)具有比P沟道逻辑晶体管(22)更低的迁移率。具有更低迁移率的P沟道SRAM晶体管(26)会使得写入性能更好；在低功耗电源电压下无论是写入时间还是写入余量均能更佳。

主权项

1.一种半导体器件，包括：逻辑部分，包括第一N沟道晶体管和第一P沟道晶体管；静态随机存取存储器(SRAM)阵列部分，包括第二N沟道晶体管和第二P沟道晶体管；位于第一P沟道晶体管之上的、具有压缩应力的第一ILD；以及位于第二P沟道晶体管之上的第二ILD，其具有压缩性至少小于第一ILD的压缩应力的应力。