[发明专利]混合模式制程有效
| 申请号： | 200410073924.0 | 申请日： | 2004-09-06 |
| 公开（公告）号： | CN1641859A | 公开（公告）日： | 2005-07-20 |
| 发明（设计）人： | 黄耀生;陈慧伦;李明益 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/822 | 分类号： | H01L21/822 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 王一斌 |
| 地址： | 台湾省新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明是关于一种采用掩膜层的混合模式制程，包括下列步骤：提供一半导体结构；依序形成一第一导电层、一介电层以及一第二导电层于该半导体结构上；于一部分的该第二导电层及该介电层内形成一第一堆栈结构并露出未为该第一堆栈结构所覆盖的第一导电层；顺应地沉积一掩膜层于该第一导电层上并覆盖其上的该第一堆栈结构；以及图案化该掩膜层及该第一导电层以于该半导体结构上同时形成一电容器以及一第二堆栈结构。 | ||
| 搜索关键词： | 混合 模式 | ||
【主权项】：
1.一种混合模式制程，包括下列步骤：提供一半导体结构；依序形成一第一导电层、一介电层以及一第二导电层于该半导体结构上；于一部分的该第二导电层及该介电层内形成一第一堆栈结构并露出未为该第一堆栈结构所覆盖的第一导电层；顺应地沉积一掩膜层于该第一导电层上并覆盖其上的该第一堆栈结构；以及图案化该掩膜层及该第一导电层以于该半导体结构上同时形成一电容器以及一第二堆栈结构，其中该电容器包括该第一堆栈结构、于该第一堆栈结构上的一图案化掩膜层以及于该第一堆栈结构之下的一图案化第一导电层而该第二堆栈结构包括一图案化的第一导电层以及堆栈于其上的一图案化掩膜层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410073924.0/，转载请声明来源钻瓜专利网。
- 上一篇：数据存储电路及其中的数据写入方法,以及数据存储设备
- 下一篇：D类放大器
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
