“Y·阿藏科”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]针对通过串行链路传输的信号的定时恢复的方法、设备及接收机-CN201780066601.4有效
发明人： Y·阿藏科;B·R·蔡德尔 -专利权人： MACOM连接解决有限公司
申请日： 2017-10-26 - 公布日： 2022-04-01 - 主分类号： H04L25/03 文献下载
摘要：用于恢复时钟信号的定时恢复的系统和方法，其中降低了由自适应均衡器进行的时钟相位校正的干扰。定时恢复环路中的均衡器动态地适应随时间变化的当前信道特性。均衡器包括补偿逻辑，其可操作以检测和补偿对归因于均衡自适应的时钟相位的校正。补偿逻辑可以计算滤波器中心(COF)值和COF标称值之间的偏移，该偏移指示由均衡器贡献的时钟相位校正的量和方向。基于偏移，补偿逻辑通过调整均衡器的抽头权重来调整经均衡的信号以校正偏移，从而补偿时钟相位校正。
针对通过串行传输信号定时恢复方法设备接收机

[发明专利]采用自适应信道响应估计的定时恢复方法和装置-CN201680085579.3有效
发明人： Y·阿藏科;B·R·蔡德尔 -专利权人： MACOM连接解决有限公司
申请日： 2016-06-03 - 公布日： 2022-03-04 - 主分类号： H04L25/02 文献下载
摘要：用于通过使用自适应信道响应估计来恢复时钟信号的定时恢复的系统和方法。定时恢复回路中的信道响应估计动态地适配于随时间变化的当前信道响应。更具体地，可以基于表示定时恢复回路处的接收信号与信道估计器输出的估计信号之间的差的误差信号来适配信道估计器中使用的信道估计系数。此外，为了防止信道估计器和整个定时恢复回路之间关于时钟相位恢复的不期望的交互作用，可以在速度或时间方面控制信道估计的自适应，以便减少或消除信道估计器对时钟相位校正的影响。
采用自适应信道响应估计定时恢复方法装置

[发明专利]用于抖动缓解的快速均衡-CN202080034811.7在审
发明人： Y·阿藏科;G·塔科斯;B·蔡德尔 -专利权人：麦克姆技术解决方案控股有限公司
申请日： 2020-03-20 - 公布日： 2021-12-31 - 主分类号： H04L25/03 文献下载
摘要：一种用于接收经由串行链路传输的信号的系统，其包括用于接入数字化通信信号并产生均衡输出信号的均衡器，以及用于确定与所述通信信号相对应的输出数据的快速均衡模块。所述快速均衡模块包括用于接入所述均衡器的输出的滤波器；限幅器模块，用于接入所述滤波器的输出并且产生与所述通信信号相对应的数据输出；查找表，用于将滤波系数提供给所述滤波器；以及系数改进模块，用于基于来自滤波器的误差信号来改进所述系数。系数改进模块被配置成更新查找表中的系数。
用于抖动缓解快速均衡

[发明专利]限幅器的动态星座适应-CN201980033587.7在审
发明人： Y·阿藏科 -专利权人：麦克姆技术解决方案控股有限公司
申请日： 2019-05-15 - 公布日： 2021-01-01 - 主分类号： H03K7/02 文献下载
摘要：用于基于接收到的数据符号的统计分布进行星座选择的适应阈值的系统和方法。接收到的符号与特定范围内的值的期望比率基于跨多个星座的数据符号的期望统计分布进行预设。然后基于期望比率获得适应的阈值。进一步，星座值可以是基于接收到的数据符号的统计分布。将落入第一范围的接收符号与在设置中的所有符号的计数比率与期望比率进行比较。重复调整第一值以调整第一范围直到计数比率等于预期比率。最终的第一值用于确定最优适应的星座。
限幅器动态星座适应

[发明专利]具有交替比较器的ADC的DC偏移校准-CN201780025219.9在审
发明人： Y·阿藏科;N·G·加雅拉曼 -专利权人： MACOM连接解决有限公司
申请日： 2017-03-20 - 公布日： 2019-01-04 - 主分类号： H03M1/10 文献下载
摘要：一种基于ADC的数字输出在后台校准ADC中的交替比较器的DC偏移的系统和方法。校准逻辑使用两个计数器分别计数表示落入第一模拟范围和第二模拟范围的采样的ADC输出的出现，计数与多个采样的A/D转换并行进行。两个范围关于MSB参考电压对称，并且组合覆盖该比特的标称电压范围。基于两个计数之差与两个计数之和的比率导出DC偏移。校准逻辑可以交替地校准比较器。可以基于与其相关联的各个比特连续地校准每个比较器。
校准比较器采样计数器校准比较器标称电压参考电压后台校准数字输出导出并行对称关联输出覆盖

[发明专利]用于维特比解码器的高速加比选-CN201680078515.0在审
发明人： Y·阿藏科;B·蔡德尔 -专利权人： MACOM连接解决有限公司
申请日： 2016-12-07 - 公布日： 2018-10-23 - 主分类号： H03M13/41 文献下载
摘要：一种用于高速维特比解码的比选状态度量值的系统和方法。在加比选(ACS)单元中，通过对比较器决策信号执行布尔操作来产生选择控制信号，并且其用于控制多工器结构。比较器决策信号可以由比较器阵列比较所有可能的状态度量值集合对来并行生成。布尔操作是通过布尔代数预定义的，布尔代数使用决策信号作为变量，并且服从选择标准所施加的限制，例如，选择状态度量值集合的最小值或最大值。布尔操作是由使用基本逻辑门(例如AND，OR或NOT)实现的逻辑模块执行的。结果是，接收输入值集合的多工器结构能够响应于选择控制信号而输出最优值。
布尔操作决策信号选择控制信号度量值集合布尔代数比较器多工器维特比解码器比较器阵列高速维特比基本逻辑门解码接收输入逻辑模块选择标准选择状态预定义并行集合施加输出响应