“S·普法布”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]具有一定数目的电子电路组件的电路装置-CN97193433.9无效
发明人： H·塞德拉克;S·普法布;K·奥伯兰德 -专利权人：西门子公司
申请日： 1997-03-26 - 公布日： 2004-08-25 - 主分类号： G11C7/00 文献下载
摘要：本发明涉及一个具有一定数目的电子电路组件(2、3、4、5)的电路装置，这些电路组件的运行状态可以借助于一个预先确定的、可以施加于每个电路组件(2、3、4、5)上的控制信号(6、7、8、9)进入复位状态或者清除状态，在复位状态或者清除状态中，电路组件(2、3、4、5)的数据内容假设为逻辑零值。预先规定一个用于以逻辑零值在时间上连续进行对全部的电路组件(2、3、4、5)的数据内容的复位的可激活的控制电路(25)，其具有与电路组件(2、3、4、5)的数目相符的彼此串联的中断级别(26、27、28、29)的数目，同时，分配给每个电路组件(2、3、4、5)各一个控制电路(25)的一个中断级别(26、27、28、29)，通过一个由邻近在前装置的中断级别(26、27、28、29)产生的打开信号(42、43、44、45)，为了在附属的电路组件上输出控制信号，激活或者激励除了第一中断级别外的每个中断级别(26、27、28、29)，中断级别(26、27、28、29)在实现附属的电路组件(2、3、4、5)复位后自身输出一个打开信号(42、43、44、45)，其用于控制或者激活邻近后面装置的中断级别(26、27、28、29)。(图1)
具有定数目的电子电路组件电路装置

[发明专利]电子数据处理电路-CN97198843.9有效
发明人： S·普法布 -专利权人：西门子公司
申请日： 1997-09-15 - 公布日： 2003-11-12 - 主分类号： G06F12/14 文献下载
摘要：本发明涉及了一个带有运行模块(1，101)例如一个微处理器，带有至少一个数据存储器(2，3，4，5，102，103，104，105)并且带有一个在数据存储器(2，3，4，5，102，103，104，105)和运行模块(1，101)之间扩展的数据总线(106)的电子数据处理电路。对于这类的电子数据处理电路存储器通常包含有可能不应该被操作的信息。因此对于电子数据处理电路采取安全性的措施是必要的。本发明的任务是，提供一个这种电子数据处理电路，该电路对于不希望的改变给出了一个改进的保护。这个任务是依照本发明通过一个电子数据处理电路来解决的，在这个电路中在数据存储器(2，3，4，5，102，103，104，105)和数据总线之间的区域或在运行模块(1，101)和数据总线之间的区域里设计了至少一个编码模块(20，21，22，35，107)，在这里编码模块(20，21，22，35，107)构造成，对在运行模块(1，101)和数据总线之间或在数据存储器(2，3，4，5，102，103，104，105)和数据总线(106)之间的数据通信进行编码或解码。
电子数据处理电路

[发明专利]监控软件程序按规定执行的方法-CN98801856.X有效
发明人： M·巴尔迪施维勒;S·普法布 -专利权人：西门子公司
申请日： 1998-01-15 - 公布日： 2000-02-02 - 主分类号： G06F9/42 文献下载
摘要：所说明的方法涉及避免改写为以后使用而存储的返回地址和/或使用错误存储的或者改写的返回地址作为返回地址。使用这种方法可以实现能够进一步排除对软件程序的程序运行的目标特别明确的操作。
监控软件程序规定执行方法

[发明专利]带有微处理器和堆栈存储器的电路装置-CN97198398.4无效
发明人： K·奥伯莱恩德;M·巴尔迪施维勒;S·普法布 -专利权人：西门子公司
申请日： 1997-09-30 - 公布日： 1999-10-20 - 主分类号： G06F12/06 文献下载
摘要：微处理器有一个经各地址输出端(2)可直接访问的逻辑地址空间(3)。堆栈存储器(4)是至少部分地布置在此逻辑地址空间(3)之外的。优点可以使剩余在逻辑地址空间(3)中的内存(10)最大化。
带有微处理器堆栈存储器电路装置

1
共 4 条