“R·C·卡马洛塔”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]通过可编程网络配置可编程逻辑区域-CN202080013829.9在审
发明人： R·C·卡马洛塔;D·P·舒尔茨 -专利权人：赛灵思公司
申请日： 2020-02-07 - 公布日： 2021-09-21 - 主分类号： H03K19/17748 文献下载
摘要：在此描述的示例提供具有可编程逻辑区域的集成电路(IC)，所述可编程逻辑区域能够经由可编程网络进行配置。在一个示例中，所述集成电路包括可编程逻辑区域、控制器和可编程网络。所述可编程网络连接在所述控制器和所述可编程逻辑区域之间。所述控制器被编程为经由所述可编程网络配置所述可编程逻辑区域。在一些示例中，除了其他好处外，所述可编程逻辑区域可以更快的被配置。
通过可编程网络配置逻辑区域

[发明专利]用于堆叠硅互连(SSI)技术集成的独立接口-CN201780050182.5有效
发明人： R·C·卡马洛塔;S·艾哈迈德;M·纽曼 -专利权人：赛灵思公司
申请日： 2017-07-20 - 公布日： 2020-06-30 - 主分类号： H01L23/498 文献下载
摘要：本公开描述了用于将一个或多个结构(例如，高带宽存储器(HBM))添加到现有合格的堆叠硅互连(SSI)技术可编程IC管芯(例如，超级逻辑域(SLR))而不改变可编程IC管芯的方法和装置。一个示例性集成电路(IC)封装(200)通常包括封装衬底(202)；设置在封装衬底(202)上方并包括多条互连线(310、312)的至少一个中介层(204)；设置在中介层(204)上方的可编程IC管芯(302)；设置在中介层(204)上方的固定结构管芯(304)；以及接口管芯(306)，接口管芯设置在中介层(204)上方并被配置为使用第一组互连线(310)和第二组互连线(312)将可编程IC管芯(302)耦接至固定结构管芯(304)，第一组互连线通过被布线在可编程IC管芯(302)和接口管芯(306)之间的中介层(204)，第二组互连线被布线通过接口管芯(306)和固定结构管芯(304)之间的中介层(204)。
用于堆叠互连 ssi 技术集成独立接口

[发明专利]异种球图案封装-CN201780061004.2在审
发明人： R·C·卡马洛塔 -专利权人：赛灵思公司
申请日： 2017-07-18 - 公布日： 2019-05-21 - 主分类号： H01L23/498 文献下载
摘要：描述了用于使用多个不同节距策略性地布局集成电路(IC)封装(200、320、340)的导电元件(例如，焊球(210、302))(以及用于与IC封装电连接的电路板的相应的导电焊盘(401))的方法和装置。一个示例集成电路(IC)封装(320、340)通常包括集成电路裸片(204)和耦接到集成电路裸片的导电元件的布局。在该布局的至少一个区域(326、328)中，导电元件被设置成在布局的第一维度(301、303)中具有第一节距并且在布局的第二维度(303、301)中具有第二节距，并且第二节距与第一节距不同。给定区域的节距可以基于机械、PCB布线和/或信号完整性的考虑。
节距导电元件封装集成电路裸片维度集成电路电路板方法和装置信号完整性策略性地导电焊盘给定区域电连接球图案焊球

[发明专利]双端口存储单元-CN201480042164.9有效
发明人： R·C·卡马洛塔 -专利权人：赛灵思公司
申请日： 2014-03-06 - 公布日： 2018-08-07 - 主分类号： H01L27/11 文献下载
摘要：公开了一种多端口存储单元，其包括第一(P1+N1)和第二(P2+N2)交叉耦接的反相器电路。每个反相器电路的输入节点(150/180)被耦接到另一个反相器电路的输出节点(180/150)以接收另一个反相器电路的反相输出。多端口存储单元包括第一对第一类型存取晶体管(P3，P4)，每个存取晶体管都耦接到第一和第二反相器电路中的各自的一个反相器电路的输入节点(150，180)。多端口存储单元还包括第二对第二类型存取晶体管(N3，N4)，每个存取晶体管都耦接到第一和第二反相器电路中的各自的一个反相器电路的输入节点(150，180)。多端口单元展现了布局紧凑性和SEU耐受度方面的优点。
端口存储单元

[实用新型]在集成电路的可编程资源中实施扫描链的电路-CN201720724549.4有效
发明人： B·S·德夫林;R·C·卡马洛塔 -专利权人：赛灵思公司
申请日： 2017-06-21 - 公布日： 2017-12-22 - 主分类号： G05B19/042 文献下载
摘要：描述了一种用于在集成电路的可编程资源中实施扫描链的电路。所述电路包括被配置为接收输入信号并基于所述输入信号生成输出信号的可编程元件；被配置为在第一输入处接收由所述可编程元件生成的输出信号，并在第二输入端接收扫描链输入信号的选择电路，其中所述选择电路响应于选择电路控制信号而生成选定的输出信号；以及被配置为接收所述选择电路的选定的输出信号的寄存器。所述电路和方法在使用仿真/原型执行调试中特别有益。所述电路和方法允许用户在FPGA中创建高速扫描链，而不必消耗否则将需要的额外布置或布线资源。
集成电路可编程资源实施扫描电路