“MACOM连接解决有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果11个，建议您升级VIP下载更多相关专利

[发明专利]针对通过串行链路传输的信号的定时恢复的方法、设备及接收机-CN201780066601.4有效
发明人： Y·阿藏科;B·R·蔡德尔 -专利权人： MACOM连接解决有限公司
申请日： 2017-10-26 - 公布日： 2022-04-01 - 主分类号： H04L25/03 文献下载
摘要：用于恢复时钟信号的定时恢复的系统和方法，其中降低了由自适应均衡器进行的时钟相位校正的干扰。定时恢复环路中的均衡器动态地适应随时间变化的当前信道特性。均衡器包括补偿逻辑，其可操作以检测和补偿对归因于均衡自适应的时钟相位的校正。补偿逻辑可以计算滤波器中心(COF)值和COF标称值之间的偏移，该偏移指示由均衡器贡献的时钟相位校正的量和方向。基于偏移，补偿逻辑通过调整均衡器的抽头权重来调整经均衡的信号以校正偏移，从而补偿时钟相位校正。
针对通过串行传输信号定时恢复方法设备接收机

[发明专利]通过有选择地禁止帧定位处理的成帧器的功率优化机制-CN201711395691.X有效
发明人：弗朗西斯科·卡焦尼;迪米特里奥斯·吉安纳科普洛斯 -专利权人： MACOM连接解决有限公司
申请日： 2017-12-21 - 公布日： 2022-03-29 - 主分类号： H04L1/00 文献下载
摘要：本发明公开了通过有选择地禁止帧定位处理的对成帧器的功率优化机制。在具有功率优化机制的接收机处的帧定位系统和方法。成帧器被配置成对数据流执行帧定位处理，以及在达到帧定位之后进入不活跃状态。在所述不活跃状态下，在所述成帧器中用于执行所述帧定位处理的电路可以断电或者另外位于功率降低模式。响应于在所述接收机处的数据处理再次变为“帧失调”的指示，所述成帧器可以从所述不活跃状态中唤醒并且重新开始所述帧定位处理。当错误检测逻辑(如前向纠错(FEC)解码器)检测到过量的无法校正的错误时，所述错误检测逻辑可以生成“帧失调”指示。
通过选择禁止定位处理成帧器功率优化机制

[发明专利]采用自适应信道响应估计的定时恢复方法和装置-CN201680085579.3有效
发明人： Y·阿藏科;B·R·蔡德尔 -专利权人： MACOM连接解决有限公司
申请日： 2016-06-03 - 公布日： 2022-03-04 - 主分类号： H04L25/02 文献下载
摘要：用于通过使用自适应信道响应估计来恢复时钟信号的定时恢复的系统和方法。定时恢复回路中的信道响应估计动态地适配于随时间变化的当前信道响应。更具体地，可以基于表示定时恢复回路处的接收信号与信道估计器输出的估计信号之间的差的误差信号来适配信道估计器中使用的信道估计系数。此外，为了防止信道估计器和整个定时恢复回路之间关于时钟相位恢复的不期望的交互作用，可以在速度或时间方面控制信道估计的自适应，以便减少或消除信道估计器对时钟相位校正的影响。
采用自适应信道响应估计定时恢复方法装置

[发明专利]通过串行化多个通道的帧定位处理的成帧器的功率优化机制-CN201711397070.5有效
发明人：弗朗西斯科·卡焦尼;迪米特里奥斯·吉安纳科普洛斯 -专利权人： MACOM连接解决有限公司
申请日： 2017-12-21 - 公布日： 2022-03-04 - 主分类号： H04W52/02 文献下载
摘要：公开了在具有功率优化机制的接收机处的帧定位的系统和方法。接收机处的成帧器被配置为串行地处理来自多个物理通道和/或多个信道的数据流。接收机可以包括并行处理不同组数据流的多个成帧器。在与成帧器相关联的所有信道已经完成帧定位之后，成帧器可以进入功率降低模式。响应于特定信道转换到帧失调状态的指示，成帧器可以被重启以对该信道执行帧定位处理。当在信道中检测到过多数量的不可纠正的错误时，前向纠错(FEC)解码器可生成“帧失调”指示。
通过串行化多个通道定位处理成帧器功率优化机制

[发明专利]通过在帧定位处理中使用串行比较、用于成帧器的功率优化机制-CN201711401883.7有效
发明人：弗朗西斯科·卡焦尼;迪米特里奥斯·吉安纳科普洛斯 -专利权人： MACOM连接解决有限公司
申请日： 2017-12-22 - 公布日： 2022-03-04 - 主分类号： H04L1/00 文献下载
摘要：公开了具有功率优化机制的接收器上的帧定位的系统和方法。成帧器使用一个或更多个比较器以在传入数据中搜索FAW，每个比较器被配置为将并行M‑比特块的多个窗口(如从并行数据总线所提供的)与FAW进行连续地比较。成帧器中的多个比较器可以并行操作以在不同窗口中搜索FAW。该配置可以显著降低比较器数目，并因此降低门数目以及成帧器中的芯片面积。由于涉及较少的门翻转，连续地操作的一个比较器比并行的多个比较器消耗更少的功率，因而可以有利地降低功耗。
通过定位处理使用串行比较用于成帧器功率优化机制

[发明专利]用于数据流的速率适配版本的识别码字-CN201580081375.8有效
发明人： F·卡吉尼;D·詹纳库劳斯 -专利权人： MACOM连接解决有限公司
申请日： 2015-06-30 - 公布日： 2020-11-06 - 主分类号： H04L7/00 文献下载
摘要：本发明揭露修改数据流以进行速率适配的系统及方法。时钟组件以第一时钟速率接收数据流。在一个态样中，速率适配组件响应该第一时钟速率低于与经配置以接收该数据流的速率适配版本的装置关联的第二时钟速率的确定而基于一组编码规则向该数据流中的特定位置插入第一识别码字。在另一个态样中，该速率适配组件响应该第一时钟速率大于该第二时钟速率的确定而自该数据流移除预定义码字并将该数据流中的另一个预定义码字转换成第二识别码字。
用于数据流速率版本识别码字

[发明专利]具有交替比较器的ADC的DC偏移校准-CN201780025219.9在审
发明人： Y·阿藏科;N·G·加雅拉曼 -专利权人： MACOM连接解决有限公司
申请日： 2017-03-20 - 公布日： 2019-01-04 - 主分类号： H03M1/10 文献下载
摘要：一种基于ADC的数字输出在后台校准ADC中的交替比较器的DC偏移的系统和方法。校准逻辑使用两个计数器分别计数表示落入第一模拟范围和第二模拟范围的采样的ADC输出的出现，计数与多个采样的A/D转换并行进行。两个范围关于MSB参考电压对称，并且组合覆盖该比特的标称电压范围。基于两个计数之差与两个计数之和的比率导出DC偏移。校准逻辑可以交替地校准比较器。可以基于与其相关联的各个比特连续地校准每个比较器。
校准比较器采样计数器校准比较器标称电压参考电压后台校准数字输出导出并行对称关联输出覆盖

[发明专利]用于维特比解码器的高速加比选-CN201680078515.0在审
发明人： Y·阿藏科;B·蔡德尔 -专利权人： MACOM连接解决有限公司
申请日： 2016-12-07 - 公布日： 2018-10-23 - 主分类号： H03M13/41 文献下载
摘要：一种用于高速维特比解码的比选状态度量值的系统和方法。在加比选(ACS)单元中，通过对比较器决策信号执行布尔操作来产生选择控制信号，并且其用于控制多工器结构。比较器决策信号可以由比较器阵列比较所有可能的状态度量值集合对来并行生成。布尔操作是通过布尔代数预定义的，布尔代数使用决策信号作为变量，并且服从选择标准所施加的限制，例如，选择状态度量值集合的最小值或最大值。布尔操作是由使用基本逻辑门(例如AND，OR或NOT)实现的逻辑模块执行的。结果是，接收输入值集合的多工器结构能够响应于选择控制信号而输出最优值。
布尔操作决策信号选择控制信号度量值集合布尔代数比较器多工器维特比解码器比较器阵列高速维特比基本逻辑门解码接收输入逻辑模块选择标准选择状态预定义并行集合施加输出响应

[发明专利]透过屏蔽双线馈线的更少缆线对的双工传输-CN201580082014.5在审
发明人： D·达比里;T·古普塔;V·纳加普迪 -专利权人： MACOM连接解决有限公司
申请日： 2015-07-29 - 公布日： 2018-05-11 - 主分类号： H01B11/02 文献下载
摘要：缆线系统与总成(assemblies)整合更少量的双轴铜对，用来以大于或等于每秒一百吉字节(Giga bytes)的传输速度，在全双工传输中传送及接收信号。该更少量的双轴铜对包含四个或更少双轴铜对，其中，各对就信号的被动或主动通讯形成单一双轴全双工缆线。
透过屏蔽双线馈线更少缆线双工传输

[发明专利]具有受控增益阶的可编程增益放大器-CN201580081987.7在审
发明人： N·G·亚拉曼;T·古普塔 -专利权人： MACOM连接解决有限公司
申请日： 2015-07-29 - 公布日： 2018-05-11 - 主分类号： H03G3/00 文献下载
摘要：所提供的是一种可编程增益放大器，其包括即时动态控制输出电压的受控增益阶。可编程增益放大器包括第一晶体管与第二晶体管，其包括相应控制接口、输入接口与输出接口。可编程增益放大器亦包括与该等晶体管的输出接口连接的电阻器。再者，至少一第三晶体管与该电阻器并联而连接至该等输出接口。一旦施加控制电压至该第三晶体管及施加输入电压至该第一控制接口，该第二控制接口选择性遭由该控制电压修改，以在该第一输入接口及该第二输入接口处产生所欲输出。
具有受控增益可编程放大器

[发明专利]基于与数据请求相关联的时钟计数器产生逾时信号-CN201580082286.5在审
发明人： A·戈亚尔;P·米切尔 -专利权人： MACOM连接解决有限公司
申请日： 2015-07-29 - 公布日： 2018-05-11 - 主分类号： G06F13/14 文献下载
摘要：用于基于与数据请求相关联的时钟计数器产生逾时信号的系统及方法。接口组件经组构用于自主控装置接收数据请求并将该数据请求转发至从属装置。逾时组件经组构用于维持与该数据请求相关联的时钟计数器，以及对判定自该从属装置接收与该数据请求相关联的数据回应前先达到与该时钟计数器相关联的阈值电平作出回应而产生逾时信号。
基于数据请求相关时钟计数器产生信号

1
共 11 条