“F·Y·布萨巴”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果20个，建议您升级VIP下载更多相关专利

[发明专利]事务的优先级-CN201780008856.5有效
发明人： E·M·施瓦茨;F·Y·布萨巴;M·K·克施温德;T·斯莱格尔;H·W·凯恩三世;V·萨拉普拉 -专利权人：国际商业机器公司
申请日： 2017-01-12 - 公布日： 2022-06-10 - 主分类号： G06F9/46 文献下载
摘要：提供了一种用于对事务进行优先级排序的方法，系统和计算机程序产品。计算环境中的处理器启动事务的执行。处理器包括事务核心，并且事务核心执行事务的执行。处理器与事务核心执行事务的同时获得关于事务与由计算环境中的附加核心执行的至少一个其他事务之间的冲突的指示。处理器确定事务核心是否包括指示符并且基于确定事务核心包括指示符，处理器忽略冲突并利用事务核心来完成执行事务。
事务优先级

[发明专利]控制对多线程处理器的共享寄存器的存取的指令-CN201580058173.1有效
发明人： T·什莱格尔;G·比朗;F·Y·布萨巴;O·埃雷兹;A·麦施;M·法雷尔;L·海勒;C·雅各比 -专利权人：国际商业机器公司
申请日： 2015-10-21 - 公布日： 2021-04-02 - 主分类号： G06F9/30 文献下载
摘要：原子指令(包括“比较并交换寄存器”、“加载且与寄存器”及“加载且或寄存器”指令)使用寄存器代替存储器，以在多线程处理器中传送且共享信息。所述寄存器可由所述多线程处理器的多个线程存取，且所述指令在这些共享寄存器上操作。由所述指令经由互锁控制对所述共享寄存器的存取。
控制多线程处理器共享寄存器存取指令

[发明专利]控制线程在多线程处理器中的执行-CN201580058127.1有效
发明人： T·什莱格尔;K·J·亚历山大;F·Y·布萨巴;M·法雷尔;J·G·小雷尔 -专利权人：国际商业机器公司
申请日： 2015-10-21 - 公布日： 2021-02-05 - 主分类号： G06F9/30 文献下载
摘要：控制线程在处理器核心中的执行。所述处理器核心支持同步多线程(SMT)以使得可有效存在在同一物理处理器硬件上同步操作的多个逻辑中央处理单元(CPU)。将这些逻辑CPU中的每一者视为一个线程。在此类多线程环境中，可能需要一个线程来阻止所述处理器核心上的其他线程执行。此情形可以是响应于运行一关键序列或另一序列，所述关键序列或另一序列需要处理器核心资源或正在以其他线程可能干扰其执行的方式操纵处理器核心资源。
控制线程多线程处理器中的执行

[发明专利]在计算机处理器核心上执行多个线程的方法和系统-CN201580056502.9有效
发明人： L·海勒;F·Y·布萨巴;J·D·布拉德伯里;M·法雷尔;D·格雷纳;J·P·库巴拉;D·L·奥西塞克;T·什莱格尔;D·W·施密特;C·小盖尼 -专利权人：国际商业机器公司
申请日： 2015-09-14 - 公布日： 2020-09-29 - 主分类号： G06F9/455 文献下载
摘要：一种在计算机处理器核心上执行包括第一线程和一组剩余线程的多个线程的系统及方法。所述系统和方法包括：确定存在开始解释执行退出条件；确定所述计算机处理器核心在宽限期内；以及所述第一线程进入开始解释执行退出同步循环而不用信号通知所述一组剩余线程中的任一者。转而，所述第一线程保持处于所述开始解释执行退出同步循环，直至所述宽限期到期或者所述剩余线程中的每一者进入对应的开始解释执行退出同步循环。
计算机处理器核心执行线程方法系统

[发明专利]用于多线程处理器的高效中断路由-CN201580054185.7有效
发明人： M·法雷尔;L·海勒;J·P·库巴拉;D·W·施密特;D·格雷纳;T·什莱格尔;F·Y·布萨巴;D·奥西塞克;J·D·布拉德伯里;F·莱纳特;B·纳兹;C·雅各比;C·盖尼 -专利权人：国际商业机器公司
申请日： 2015-09-14 - 公布日： 2020-06-19 - 主分类号： G06F13/26 文献下载
摘要：本发明提供一种实现输入/输出(I/O)中断的经修改优先级路由的系统及方法。所述系统及方法判定所述I/O中断对于核心是否为待决的，及根据对所述I/O中断为待决的判定来判定是否针对所述中断的客机线程处理启用了所述核心的多个客机线程中的任一者。此外，所述系统及方法：判定针对客机线程处理启用的所述多个客机线程中的至少一者是否处于等待状态；及根据对针对客机线程处理启用的所述多个客机线程中的所述至少一者处于所述等待状态的判定，将所述I/O中断路由至针对客机线程处理启用且处于所述等待状态的客机线程。
用于多线程处理器高效中断路由

[发明专利]在计算机中分派多个线程-CN201580015801.8有效
发明人： L·C·海勒;F·Y·布萨巴;M·法雷尔 -专利权人：国际商业机器公司
申请日： 2015-03-20 - 公布日： 2020-01-03 - 主分类号： G06F9/455 文献下载
摘要：根据一个方面，一种计算机系统包括配置，所述配置具有被启用以在单线程(ST)模式及多线程(MT)模式中操作的机器。此外，所述机器包括物理线程。所述机器被配置为执行一种方法，所述方法包括发出开始虚拟执行(开始VE)指令以在核心上分派具有多个逻辑线程的客体实体。所述客体实体包括客体虚拟机(VM)的全部或一部分，且发出由以所述ST模式在所述核心上的所述物理线程中的一者上运行的主机进行。由所述机器执行所述开始VE指令包括：将所述逻辑线程中的每一者映射至所述物理线程中的对应一者；使用对应逻辑线程的状态初始化被映射物理线程中的每一者；及以MT模式在所述核心上开始执行所述客体实体。
计算机分派线程

[发明专利]用于管理计算机中的多个线程的控制区-CN201580015809.4有效
发明人： L·C·赫勒;J·D·布拉德伯里;J·P·库巴拉;M·法雷尔;D·L·奥西塞克;D·格雷纳;T·斯莱格尔;F·Y·布萨巴;D·W·施密特;C·小盖尼 -专利权人：国际商业机器公司
申请日： 2015-03-16 - 公布日： 2019-11-15 - 主分类号： G06F9/455 文献下载
摘要：一种计算机系统包括具有一个或多个核心的虚拟机(VM)配置。每个核心被启用以在单线程(ST)模式或多线程(MT)模式中操作。所述ST模式由单个线程构成，且所述MT模式由在相应核心的共享资源上的多个线程构成。所述计算机系统包括核心导向式系统控制区(COSCA)，其具有表示所述VM配置的所有所述核心的公用区及针对所述VM配置中的每个所述核心的单独核心描述区。每个核心描述区指示均表示所述相应核心内的线程的一个或多个线程描述区的位置，且每个线程描述区指示相应线程的状态描述的位置。
用于管理计算机中的线程控制区

[发明专利]多线程计算机系统中的闲置时间累积-CN201580015832.3有效
发明人： D·W·施密特;D·格雷纳;M·法雷尔;D·L·奥西塞克;F·Y·布萨巴;J·P·库巴拉;J·D·布拉德伯里;L·C·海勒;T·斯莱格尔;C·小盖尼 -专利权人：国际商业机器公司
申请日： 2015-03-17 - 公布日： 2019-06-11 - 主分类号： G06F9/455 文献下载
摘要：各实施例涉及多线程计算机系统中的闲置时间累积。根据一个方面，一种计算机系统包括配置，其具有在逻辑分区中的能在单线程(ST)模式及多线程(MT)模式之间配置的多个核心和操作系统(OS)映像。所述MT模式同时支持在每个核心的共享资源上的多个线程。所述计算机系统还包括多线程工具，其被配置为执行一种方法，所述方法包括在所述多个核心中的启动核心上执行查询指令。所述执行包括由所述OS映像获得指示所述逻辑分区中的所述核心的当前最大线程标识符的最大线程标识值。所述启动核心还获得所述核心中的每一者的多线程闲置时间值，所述多线程闲置时间值指示以所述MT模式在所述核心中的每一者上启用的所有线程的累积闲置时间量。
多线程计算机系统中的闲置时间累积

[发明专利]一种用于配置中的多线程的动态启用的计算机实施的方法、计算机系统及计算机可读介质-CN201580015815.X有效
发明人： D·格雷纳;M·法雷尔;D·L·奥西塞克;D·W·施密特;F·Y·布萨巴;J·P·库巴拉;J·D·布拉德伯里;L·C·海勒;T·斯莱格尔;C·小盖尼;C·雅各比 -专利权人：国际商业机器公司
申请日： 2015-03-19 - 公布日： 2019-05-17 - 主分类号： G06F9/50 文献下载
摘要：各实施例涉及多线程的动态启用。根据一方面，一种计算机系统包括具有能在单线程(ST)模式与多线程(MT)模式之间配置的核心的配置。所述ST模式处理主要线程，且所述MT模式处理所述主要线程及所述核心的共享资源上的一个或多个次要线程。所述计算机系统亦包括被配置为控制所述配置以执行一种方法的多线程工具。所述方法包括以所述ST模式在所述主要线程中执行MT模式设定指令。从由所述MT模式设定指令指定的位置获得所请求线程的数目。基于判定所请求线程的所述数目指示多个线程，启用所述MT模式以执行包括所述主要线程及所述一个或多个次要线程的所述多个线程。
多线程动态启用

[发明专利]用于多线程能力信息取回的方法和系统-CN201580015834.2有效
发明人： D·格雷纳;M·法雷尔;D·L·奥西塞克;D·W·施密特;F·Y·布萨巴;J·P·库巴拉;J·D·布拉德伯里;L·C·海勒;T·斯莱格尔;C·小盖尼 -专利权人：国际商业机器公司
申请日： 2015-03-17 - 公布日： 2019-05-03 - 主分类号： G06F9/30 文献下载
摘要：各实施例涉及多线程能力信息取回。一个方面是一种包括配置的计算机系统，所述配置具有能在单线程(ST)模式与多线程(MT)模式之间配置的一个或多个核心。所述ST模式处理主要线程，且所述MT模式处理所述主要线程及每个核心的共享资源上的一个或多个次要线程。所述计算机系统还包括多线程工具，其被配置为控制所述配置的利用以执行一种方法，所述方法包括由所述核心执行取回多线程能力信息指令。所述执行包括获得识别所述配置的多线程能力的线程识别信息，以及存储所获得的线程识别信息。
多线程能力信息取回

[发明专利]多线程计算机系统中的线程上下文保留-CN201580015833.8有效
发明人： D·格雷纳;M·法雷尔;D·L·奥西塞克;D·W·施密特;F·Y·布萨巴;J·P·库巴拉;J·D·布拉德伯里;L·C·海勒;T·斯莱格尔;C·小盖尼 -专利权人：国际商业机器公司
申请日： 2015-03-19 - 公布日： 2019-04-26 - 主分类号： G06F9/46 文献下载
摘要：根据一个方面，一种计算机系统包括配置，其具有能在单线程(ST)模式与多线程(MT)模式之间配置的核心。所述ST模式处理主要线程，且所述MT模式处理所述主要线程及一个或多个次要线程。所述计算机系统还包括多线程工具，其被配置为控制所述配置的利用以执行一种方法。基于由处于所述MT模式的所述核心确定待停用MT，所述MT模式切换到所述ST模式，其中所述MT模式的所述主要线程被保持作为所述ST模式的所述主要线程。使所述一个或多个次要线程的线程上下文不可由程序存取。基于所述切换，执行以下操作中的任意一者：清除所述程序可存取寄存器值，或者保留所述程序可存取寄存器值。
多线程计算机系统中的线程上下文保留

[发明专利]多线程计算机系统中的地址扩展及缩短-CN201580015831.9有效
发明人： D·格雷纳;M·法雷尔;D·L·奥西塞克;D·W·施密特;F·Y·布萨巴;J·P·库巴拉;J·D·布拉德伯里;L·C·海勒;T·斯莱格尔;C·小盖尼 -专利权人：国际商业机器公司
申请日： 2015-03-16 - 公布日： 2019-04-26 - 主分类号： G06F9/50 文献下载
摘要：一种计算机系统包括配置，所述配置具有能在单线程(ST)模式与多线程(MT)模式之间配置的核心。所述ST模式处理主要线程，且所述MT模式处理所述主要线程及所述核心的共享资源上的一个或多个次要线程。多线程工具被配置为控制对所述配置的利用以执行一种方法，所述方法包括在所述ST模式中使用核心地址值存取所述主要线程及自所述ST模式切换至所述MT模式。在所述MT模式中使用扩展后的地址值存取所述主要线程或所述一个或多个次要线程中的一者，其中所述扩展后的地址值包括与线程地址值串接的所述核心地址值。
多线程计算机系统中的地址扩展缩短

[发明专利]多线程计算机系统中的线程上下文恢复-CN201580015798.X有效
发明人： D·格雷纳;M·法雷尔;D·L·奥西塞克;D·W·施密特;F·Y·布萨巴;J·P·库巴拉;J·D·布拉德伯里;L·C·海勒;T·斯莱格尔;C·小盖尼 -专利权人：国际商业机器公司
申请日： 2015-03-16 - 公布日： 2019-03-22 - 主分类号： G06F9/46 文献下载
摘要：一种多线程计算机系统包括配置，所述配置具有能在单线程(ST)模式与多线程(MT)模式之间配置的核心。所述ST模式处理主要线程，且所述MT模式处理所述主要线程及所述核心的共享资源上的一个或多个次要线程。多线程工具被配置为控制对所述配置的利用以执行一种方法，所述方法包括基于自MT模式至ST模式的切换来停用一个或多个次要线程。使次要线程的线程上下文不可用于程序。基于指示MT的最后设定程序指定最大线程id，通过以下操作获得所述线程上下文：a)执行设定MT指令以重新继续所述MT模式；及b)基于处于被重新继续的MT模式中，存取所述线程上下文。
多线程计算机系统中的线程上下文恢复

[发明专利]退出计算机中的多个线程-CN201580015812.6有效
发明人： L·C·海勒;F·Y·布萨巴;M·法雷尔 -专利权人：国际商业机器公司
申请日： 2015-03-06 - 公布日： 2019-03-22 - 主分类号： G06F9/48 文献下载
摘要：根据一个方面，一种计算机系统包括具有机器的配置，所述机器被启用以在单线程(ST)模式及多线程(MT)模式下操作。此外，所述机器包括物理线程。所述机器被配置为执行一种方法，所述方法包括以MT模式在核心上执行客体实体。所述客体实体包括客体VM的全部或一部分，以及在所述物理线程上执行的多个逻辑线程。在所述机器处检测退出事件。基于检测所述退出事件，所述机器一直等待，直到所有当前正在所述物理线程上执行的逻辑线程已到达同步点。针对所述逻辑线程中的每一者保存包括退出原因信息的状态，且在所述物理线程中的一者上以所述ST模式启动主机的执行。
退出计算机中的线程

[发明专利]用于在计算机中分派多个线程的开始虚拟执行指令-CN201580015800.3有效
发明人： L·C·海勒;J·P·库巴拉;F·Y·布萨巴;J·D·布拉德伯里;M·法雷尔;D·L·奥西塞克;D·格雷纳;T·斯莱格尔;D·W·施密特;C·盖尼;C·雅各比 -专利权人：国际商业机器公司
申请日： 2015-03-06 - 公布日： 2019-03-01 - 主分类号： G06F9/30 文献下载
摘要：各实施例涉及计算机中的多线程。一个方面为一种计算机，所述计算机包括具有核心的配置，所述核心包括物理线程且可在单线程(ST)模式及多线程(MT)模式中操作。所述计算机还包括主机程序，所述主机程序被配置为在所述核心上以所述ST模式执行以发出开始虚拟执行(开始VE)指令，以分派包括客体虚拟机(VM)的客体实体。所述开始VE指令由所述核心执行且包括从由所述开始VE指令指定的位置获得具有客体状态的状态描述。所述执行包括基于所述客体状态来判定所述客体实体包括单个客体线程还是多个客体线程，及基于所述客体状态以及所述客体实体包括单个客体线程还是多个客体线程的判定而在所述MT模式或所述ST模式中开始所述客体线程。
用于计算机分派线程开始虚拟执行指令

1
2
下一页»
尾页
共 20 条