“E·沙龙”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]数据驱动的ICAD图形生成-CN201980080329.4有效
发明人： D·D·亚伯拉罕;E·沙龙;O·芬兹伯;R·扎米尔;S·阿赫滕伯格 -专利权人：西部数据技术公司
申请日： 2019-12-18 - 公布日： 2023-09-19 - 主分类号： G06F11/10 文献下载
摘要：本公开提供一种存储设备，所述存储设备可包括解码器，所述解码器被配置为基于内容感知解码过程将位连接到内容节点。所述内容感知解码过程可以是动态的，并且基于数据中的模式来确定位和内容节点的连接结构。在一些情况下，所述解码器可基于内容感知解码过程将非相邻位连接到内容节点。在其他情况下，所述解码器可将第一数量的位连接到第一内容节点并且将第二数量的位连接到第二内容节点。在这种情况下，所述第一数量的位和所述第二数量的位数量不同。
数据驱动 icad 图形生成

[发明专利]存储器匹配的低密度奇偶校验译码方案-CN202210547131.6在审
发明人： E·沙龙;R·扎米尔;D·亚伯拉罕;I·阿尔罗德 -专利权人：西部数据技术公司
申请日： 2022-05-19 - 公布日： 2023-06-23 - 主分类号： G06F11/10 文献下载
摘要：基于数据存储设备中的存储器单元电压分布(CVD)的低密度奇偶校验(LDPC)译码。在一个实施方案中，存储器控制器包括被配置为与非易失性存储器介接的存储器接口；和控制器。该控制器被配置为接收待存储在该非易失性存储器中的多个数据页，并将该多个数据页变换为多个经变换数据页。该控制器被进一步配置为基于该多个经变换数据页而确定多个奇偶校验位，并将该多个数据页和该多个奇偶校验位存储在该非易失性存储器中。
存储器匹配密度奇偶校验译码方案

[发明专利]用于多单元映射的存储系统和方法-CN202210565665.1在审
发明人： R·扎米尔;E·沙龙;I·阿尔罗德 -专利权人：西部数据技术公司
申请日： 2022-05-23 - 公布日： 2023-05-12 - 主分类号： G11C16/04 文献下载
摘要：本发明提供了一种存储系统，该存储系统具有存储器，该存储器具有可存储非2的幂次方的状态数的存储器单元。映射用于在存储器中分配数据位。该映射可以是正交振幅调制(QAM)映射的修改版本。该映射可由存储系统中的控制器或由存储器管芯完成。在存储器管芯中执行映射可减少控制器与存储器管芯之间的数据通信，这可改善性能和功率消耗。
用于单元映射存储系统方法

[发明专利]通过具有短反馈回路的随机阈值移动的读取电平跟踪-CN202210560586.1在审
发明人： T·埃利亚什;A·巴扎尔斯基;E·沙龙 -专利权人：西部数据技术公司
申请日： 2022-05-23 - 公布日： 2023-05-05 - 主分类号： G11C8/08 文献下载
摘要：一种数据存储设备包括存储器设备以及耦接到该存储器设备的控制器。该控制器被配置成确定字线上的读取阈值，调整与该读取阈值相关联的读取阈值电压电平，在该已调整的读取阈值电压电平下确定已调整读取阈值，其中该已调整读取阈值与该读取阈值不同，将该已调整读取阈值与该读取阈值进行比较，并且基于该比较校准该读取阈值。该控制器被进一步配置成基于该校准和/或先前读取阈值电压电平移动来分析位错误率(BER)差异，选择用于下次校准的下一目标读取阈值，以及在该下一目标读取阈值下读取第二页面。
通过具有反馈回路随机阈值移动读取电平跟踪

[发明专利]使用解码数据的软位参考电平校准-CN202210133074.7在审
发明人： R·扎米尔;A·巴扎尔斯基;E·沙龙 -专利权人：西部数据技术公司
申请日： 2022-02-09 - 公布日： 2022-12-09 - 主分类号： G11C29/38 文献下载
摘要：本发明公开了非易失性存储器系统中的软位参考电平的校准。当要校准该软位参考电平时，从存储器单元的组读取编码数据。对该编码数据进行解码和错误校正。因此，复原编程到该存储器单元中的原始数据。在候选软位参考电平和可能的其他参考电平感测该存储器单元的该组。针对每个候选软位参考电平，确定原始编程数据与针对该候选软位参考电平的数据之间的互信息。该互信息用作该候选软位参考电平将有助于解码数据的程度的良好量度。在一个方面，选择数个候选中的具有最高互信息的软位参考电平作为校准的软位参考电平。
使用解码数据参考电平校准

[发明专利]使用电路边界阵列存储器进行切换模式（TM）编码-CN202210122348.2在审
发明人： J·维莱科;I·阿尔罗德;郭天健;N·赫尔梅什;E·沙龙 -专利权人：西部数据技术公司
申请日： 2022-02-09 - 公布日： 2022-11-08 - 主分类号： G06F13/42 文献下载
摘要：一种数据存储设备包括存储器设备以及耦接到该存储器设备的控制器。控制器被配置为接收诸如来自主机设备的将数据写入存储器设备的命令，对数据执行切换模式(TM)编码，并将TM编码数据发送到存储器设备。存储器设备被配置为接收TM编码数据，对TM编码数据进行解码，并且将解码数据写入存储器设备内的位置。存储器设备被进一步配置为接收从存储器设备内的位置读取数据的读取命令，读取数据，对数据进行TM编码，并且将TM编码数据发送到控制器。控制器被配置为接收TM编码数据并对其进行解码，并将解码数据发送到主机设备。
使用电路边界阵列存储器进行切换模式 tm 编码

[发明专利]通过后台重新排列读取模式以改进启动过程-CN202110630541.2在审
发明人： E·沙龙;S·班尼斯提;A·纳冯 -专利权人：西部数据技术公司
申请日： 2021-06-07 - 公布日： 2022-08-30 - 主分类号： G06F9/4401 文献下载
摘要：本发明题为“通过后台重新排列读取模式以改进启动过程”。一种数据存储设备包括存储器设备以及耦接到该存储器设备的控制器。在启动操作期间，控制器被配置为确定启动是设备启动还是主机启动。控制器包括启动优化单元。启动优化单元或控制器被配置为收集所提取的数据的统计值，预测接下来要提取的数据，并推测性地提取数据。控制器进一步包括重新排列单元。控制器或重新排列单元被配置为根据所提取的数据的收集的统计值将存储器设备中的数据进行重新排列，使得下一启动操作比当前启动操作得到更好的优化。
通过后台重新排列读取模式改进启动过程

[发明专利]针对已分化数据恢复配置的存储器健康跟踪-CN202080081578.8在审
发明人： A·纳冯;A·巴扎尔斯基;E·沙龙;I·阿尔罗德 -专利权人：西部数据技术公司
申请日： 2020-05-29 - 公布日： 2022-07-12 - 主分类号： G06F11/00 文献下载
摘要：示例性系统和方法基于存储器健康数据提供已分化数据恢复配置。诸如基于云的存储系统的分布式存储系统使用第一数据恢复配置来存储来自远程存储设备的备份数据。基于从该远程存储设备收集的存储器健康数据，可确定该远程存储设备的存储器健康状态的变化。响应于该存储器健康状态的该变化，不同的数据恢复配置可用于在该分布式存储系统中存储正向的备份数据并且重新分配先前存储的备份数据。
针对分化数据恢复配置存储器健康跟踪

[发明专利]具有提高的耐久性的存储装置-CN202080077513.6在审
发明人： I·阿尔罗德;J·G·哈恩;A·纳冯;E·沙龙;D·亚伯拉罕 -专利权人：西部数据技术公司
申请日： 2020-06-05 - 公布日： 2022-06-21 - 主分类号： G06F3/06 文献下载
摘要：本发明公开了一种用于车辆的黑匣子装置，该黑匣子装置包括用于记录从各种车辆传感器馈送到该黑匣子的事件数据的数据存储系统。该数据存储系统包括具有存储器单元的存储器和与该存储器通信的控制器。该控制器被配置为接收数据并且确定一个或多个存储器单元作为该数据待写入的目的地。该控制器被配置为确定这些存储器单元的损耗水平并且基于该损耗水平选择这些存储器单元的编程状态的子集；以及使用针对每个相应存储器单元的相应编程状态的子集来对这些存储器单元进行编程。
具有提高耐久性存储装置

[发明专利]两侧相邻存储器单元干扰抑制-CN202110690899.4在审
发明人： E·沙龙;I·阿尔罗德;A·巴扎尔斯基 -专利权人：桑迪士克科技有限责任公司
申请日： 2021-06-22 - 公布日： 2022-06-07 - 主分类号： G11C16/04 文献下载
摘要：本发明题为“两侧相邻存储器单元干扰抑制”。本发明公开了用于非易失性存储系统中的两侧相邻存储器单元干扰抑制的技术。在读取目标存储器单元期间，存储系统在将合适幅值的读取参考电压施加到目标字线以对来自该目标字线的另一侧上的第二未选择字线上的相邻单元的干扰进行补偿的同时，将合适幅值的读取通过电压施加到与目标字线相邻的第一未选择字线以对来自该第一未选择字线上的相邻单元的干扰进行补偿。读取通过电压可对由于在对目标单元进行编程之后对第一未选择字线上的单元进行编程时添加的电荷造成的干扰进行补偿。读取参考电压可对由于目标单元附近的电荷移动造成的干扰进行补偿，该干扰由存储在第二未选择字线上的单元中的电荷引起。
两侧相邻存储器单元干扰抑制

[发明专利]非易失性存储装置的读取积聚时间校准-CN202110648101.X在审
发明人： A·巴扎尔斯基;D·罗兹曼;E·沙龙 -专利权人：西部数据技术公司
申请日： 2021-06-10 - 公布日： 2022-03-08 - 主分类号： G11C16/26 文献下载
摘要：通过校准积聚时间来校准读取参考电平。积聚时间是：在感测存储器单元的同时，允许感测节点上的电荷发生改变的时间长度。校准积聚时间比校准参考电压本身快得多。这部分地是由于减少了校准期间需要施加的不同参考电压的数量。对于给定的读取参考电压，校准积聚时间可以使用不同的测试积聚时间，从而减少读取参考电压的数量。因此，就时间而言，校准积聚时间非常有效。另外，可降低功率消耗。
非易失性存储装置读取积聚时间校准

[发明专利]用于多个阶段错误校正的方法和设备-CN201210390594.2有效
发明人： S·里斯特杨;E·沙龙;I·奥罗德;M·拉瑟 -专利权人：特拉维夫大学拉莫特有限公司
申请日： 2006-11-13 - 公布日： 2013-04-03 - 主分类号： H03M13/11 文献下载
摘要：要被编码的数据位被分解为多个子组。每个子组分别地被编码以生成相应的子代码。所选子集从相应的代码字中被去除以，留下了被缩短的代码字，以及多对一地被转换为聚缩位。最终的代码字是被缩短的代码字和聚缩位的组合。最终代码字的表示通过被划分成所选子集和多个剩余子集而被解码。每个剩余子集分别地被解码。如果解码中的一个失败了，那么其解码失败的剩余子集至少部分地根据所选子集进行解码。如果解码和编码是系统性的，那么所选子集就是奇偶校验位。
用于阶段错误校正方法设备

[发明专利]减小复杂性的LDPC解码器-CN200980129270.X有效
发明人： E·沙龙;S·利特辛;I·奥罗德 -专利权人：特拉维夫大学拉莫特有限公司
申请日： 2009-03-26 - 公布日： 2011-07-27 - 主分类号： H03M13/11 文献下载
摘要：为了对K个信息比特被编码为N＞K个码字比特的码字的表现进行解码，在N个比特节点和N-K个校验节点之间交换消息。在计算期间，利用大于两个比特的完全消息长度表达各消息。在每个迭代中，存储交换的消息中的至少一些消息的表示。对于至少一个节点，如果存储从该节点发送的消息的表示，则使用至少两个比特但使用比所述完全消息长度少的比特来存储所述消息中的一个或多个消息的表示，并且利用所述完全消息长度存储另一个消息的表示。优选地，使用比所述完全消息长度少的比特存储的消息是从校验节点发送的消息。
减小复杂性 ldpc 解码器

[发明专利]利用随机化抑制错误的闪存装置、系统和方法-CN200780045693.4无效
发明人： E·沙龙;I·阿尔罗德 -专利权人：晟碟以色列有限公司
申请日： 2007-12-06 - 公布日： 2010-01-06 - 主分类号： G11C16/04 文献下载
摘要：一种存储数据的装置和方法，包括：非易失性存储器和控制器和/或电路，所述控制器和/或电路在保持原始数据的大小的同时使要存储在所述存储器中的原始数据随机化，并且响应于对原始数据的请求，取回、去随机化和输出原始数据而无需认证请求实体。一种用于存储数据的系统和方法，包括：第一非易失性存储器和通过执行驱动器代码相似地在第一非易失性存储器中存储数据的处理器，所述驱动器代码存储在第二非易失性存储器中。在随机化之前或之后应用ECC编码，在去随机化之后或之前应用ECC解码。
利用随机化抑制错误闪存装置系统方法

[发明专利]用于多个阶段错误校正的方法和设备-CN200680042594.6有效
发明人： S·里斯特杨;E·沙龙;I·奥罗德;M·拉瑟 -专利权人：特拉维夫大学拉莫特有限公司
申请日： 2006-11-13 - 公布日： 2009-12-23 - 主分类号： H03M7/00 文献下载
摘要：要被编码的数据位被分解为多个子组。每个子组分别地被编码以生成相应的子代码。所选子集从相应的代码字中被去除以，留下了被缩短的代码字，以及多对一地被转换为聚缩位。最终的代码字是被缩短的代码字和聚缩位的组合。最终代码字的表示通过被划分成所选子集和多个剩余子集而被解码。每个剩余子集分别地被解码。如果解码中的一个失败了，那么其解码失败的剩余子集至少部分地根据所选子集进行解码。如果解码和编码是系统性的，那么所选子集就是奇偶校验位。
用于阶段错误校正方法设备

1
2
下一页»
尾页
共 17 条