“D·曼弗雷”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]在不同读取模式之间切换的设备和读取存储器的方法-CN201910019299.8有效
发明人： F·E·C·迪塞格尼;C·托尔蒂;D·曼弗雷 -专利权人：意法半导体股份有限公司
申请日： 2019-01-09 - 公布日： 2023-05-12 - 主分类号： G11C11/56 文献下载
摘要：本申请涉及在不同读取模式之间切换的设备和读取存储器的方法。存储器器件包括第一存储器扇区和第二存储器扇区，每个存储器扇区包括相应的多个局部位线，局部位线可以选择性地耦合到多个主位线。存储器器件还包括第一放大器和第二放大器以及布置在主位线与第一和第二放大器之间的路由电路。路由电路包括：布置在第一下部主位线和第一放大器的第一输入之间的第一下部开关；布置在第一下部主位线和第二放大器的第一输入之间的第二下部开关；布置在第一上部主位线和第一放大器的第一输入之间的第一上部开关；布置在第一上部主位线和第二放大器的第一输入之间的第二上部开关。第一和第二放大器的第二输入分别耦合到第二下部主位线和第二上部主位线。
不同读取模式之间切换设备存储器方法

[发明专利]具有用于高速驱动字线的电路的相变存储器装置-CN201710469661.2有效
发明人： C·托尔蒂;F·E·C·迪塞格尼;D·曼弗雷;M·菲多尼 -专利权人：意法半导体股份有限公司
申请日： 2017-06-20 - 公布日： 2021-07-16 - 主分类号： G11C13/00 文献下载
摘要：本公开涉及具有用于高速驱动字线的电路的相变存储器装置。例如，该存储器装置包括驱动电路(34)，该驱动电路(34)具有：控制电路(42，44，46)；第一上拉MOSFET和第二上拉MOSFET，该第一上拉MOSFET和该第二上拉MOSFET串联连接在被设置成第一电源电压的第一电源节点和该字线之间；第一下拉MOSFET和第二下拉MOSFET，该第一下拉MOSFET和该第二下拉MOSFET串联连接在该字线与被设置成参考电势的第二电源节点之间；以及偏置MOSFET，该偏置MOSFET连接在该字线与被设置成比该第一电源电压高的第二电源电压的第三电源节点之间。该第一上拉MOSFET和该第二上拉MOSFET以及该第一下拉MOSFET和该第二下拉MOSFET具有比该偏置MOSFET的击穿电压低的击穿电压。
具有用于高速驱动电路相变存储器装置

[发明专利]包括具有上拉级的行解码器的非易失性存储器装置-CN202011490378.6在审
发明人： F·E·C·迪塞格尼;M·F·佩罗尼;C·托尔蒂;D·曼弗雷 -专利权人：意法半导体股份有限公司
申请日： 2020-12-16 - 公布日： 2021-06-18 - 主分类号： G11C13/00 文献下载
摘要：本公开的各实施例涉及包括具有上拉级的行解码器的非易失性存储器装置。示例性非易失性存储器装置包括耦合到字线的存储器单元阵列和行解码器，该行解码器包括下拉级和上拉级，针对每个第一字线，该上拉级包括：对应的控制电路和对应的上拉开关电路，该控制电路生成对应的控制信号，该上拉开关电路经由控制信号被控制，以便将字线耦合到电源或者将字线从电源解耦。控制电路包括：电流镜和串联电路，该电流镜将电流注入到内部节点，基于对相应的字线的选择/取消选择，该串联电路将对应的内部节点耦合到接地或者将对应的内部节点从接地解耦，以使对应的内部节点上的电压降低/增加。每个控制信号是取决于对应的内部节点上的电压。
包括具有上拉级解码器非易失性存储器装置

[发明专利]相变存储器设备及其操作方法和包括存储器设备的系统-CN202011500455.1在审
发明人： M·F·佩罗尼;F·E·C·迪塞格尼;D·曼弗雷;C·托尔蒂 -专利权人：意法半导体股份有限公司
申请日： 2020-12-17 - 公布日： 2021-06-18 - 主分类号： G11C13/00 文献下载
摘要：公开了相变存储器设备及其操作方法和包括存储器设备的系统。在一个实施例中，PCM装置的列解码器被划分成两个部分，这两个部分可以相互独立地被控制，并且这两个部分的驱动信号被配置为在单端读取和双端读取的两个操作中保证在读出放大器的两个输入处具有可比较的电容性负载。特别地，在单端读取期间，读出放大器具有第一输入和第二输入，第一输入接收对应于所选择的直接存储器单元的电容性负载，第二输入接收与未选择的互补存储器单元相关联的电容性负载。
相变存储器设备及其操作方法包括系统

[实用新型]非易失性存储器设备和电压生成器电路-CN202021183449.3有效
发明人： D·曼弗雷;L·卡佩奇;M·卡里希米;M·帕索蒂 -专利权人：意法半导体股份有限公司
申请日： 2020-06-23 - 公布日： 2021-06-15 - 主分类号： G11C13/00 文献下载
摘要：本申请的各实施例涉及非易失性存储器设备和电压生成器电路。非易失性存储器设备包括存储器阵列、读取电路、列解码器级以及读取供电电压生成器。列解码器级包括可选择位线和选择开关。读取供电电压生成器包括电压调节电路和伪列解码器，该伪列解码器耦合到电压调节电路的输出，并且该伪列解码器具有与被选择的读取路径相关联的电气特性。电压调节电路被配置为：接收与被选择的位线上的期望电压值相关联的第一电气量，以及与用于被选择的位线的期望电流值相关联的第二电气量，并且生成用于列解码器级的经调节的读取供电电压。
非易失性存储器设备电压生成器电路

[发明专利]具有在低电压下操作的读取电路的非易失性存储器-CN202010582807.6在审
发明人： D·曼弗雷;L·卡佩奇;M·卡里希米;M·帕索蒂 -专利权人：意法半导体股份有限公司
申请日： 2020-06-23 - 公布日： 2020-12-29 - 主分类号： G11C13/00 文献下载
摘要：本申请的各实施例涉及具有在低电压下操作的读取电路的非易失性存储器。非易失性存储器设备包括存储器阵列、读取电路、列解码器级以及读取供电电压生成器。列解码器级包括可选择位线和选择开关。读取供电电压生成器包括电压调节电路和伪列解码器，该伪列解码器耦合到电压调节电路的输出，并且该伪列解码器具有与被选择的读取路径相关联的电气特性。电压调节电路被配置为：接收与被选择的位线上的期望电压值相关联的第一电气量，以及与用于被选择的位线的期望电流值相关联的第二电气量，并且生成用于列解码器级的经调节的读取供电电压。
具有压下操作读取电路非易失性存储器

[实用新型]存储器装置和电子设备-CN201720722102.3有效
发明人： C·托尔蒂;F·E·C·迪塞格尼;D·曼弗雷;M·菲多尼 -专利权人：意法半导体股份有限公司
申请日： 2017-06-20 - 公布日： 2018-03-16 - 主分类号： G11C13/00 文献下载
摘要：本公开涉及存储器装置和电子设备。例如，该存储器装置包括驱动电路(34)，该驱动电路(34)具有控制电路(42，44，46)；第一上拉MOSFET和第二上拉MOSFET，该第一上拉MOSFET和该第二上拉MOSFET串联连接在被设置成第一电源电压的第一电源节点和该字线之间；第一下拉MOSFET和第二下拉MOSFET，该第一下拉MOSFET和该第二下拉MOSFET串联连接在该字线与被设置成参考电势的第二电源节点之间；以及偏置MOSFET，该偏置MOSFET连接在该字线与被设置成比该第一电源电压高的第二电源电压的第三电源节点之间。该第一上拉MOSFET和该第二上拉MOSFET以及该第一下拉MOSFET和该第二下拉MOSFET具有比该偏置MOSFET的击穿电压低的击穿电压。
存储器装置电子设备

[发明专利]模块电荷泵架构-CN03824099.8无效
发明人： L·贝达里达;S·西韦罗;D·曼弗雷 -专利权人：爱特梅尔股份有限公司
申请日： 2003-03-18 - 公布日： 2005-10-26 - 主分类号： G05F3/02 文献下载
摘要：电压调节装置(80)用于在集成电路内利用电荷泵的模块设置内部生成电源电压。电荷泵的特点在于电荷泵级的第一多个并联块，该电荷泵级包括电荷泵级的第一块(84)，电荷泵级的最后块(86)以及其间的电荷泵级的至少一个中间块。电荷泵级的每个并联块包括串行级联的一组第二多个电荷泵级(88、90...92)；以及连接到输出节点的输出级(94)。通过利用由逻辑电路生成的影响各电荷泵的组合块信号获得所需的输出电压(82)。
模块电荷架构

1
共 8 条