“ARM有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果1099个，建议您升级VIP下载更多相关专利

[发明专利]对数据阵列进行解码-CN202111179112.4在审
发明人： B·F·维克托林三世;J·A·弗里斯 -专利权人： ARM有限公司
申请日： 2021-10-09 - 公布日： 2022-04-15 - 主分类号： H04N19/42 文献下载
摘要：本文公开了一种用于从数据元素阵列的编码表示确定该数据元素阵列中的数据元素的已解码数据值的方法和装置，其中该解码包括：针对该数据元素的该数据值确定哪些位(如果有的话)缺失；以及基于此从多个可用调整方案中选择要针对该数据元素的数据值应用的调整方案。本发明还公开了一种用于生成编码提示的方法和装置，该编码提示包括用于生成该编码表示的一个或多个编码参数的指示，该编码提示然后可与该已解码数据相关联，然后在随后要对该已解码数据进行编码时使用。
数据阵列进行解码

[发明专利]重构MAC运算-CN202080061121.0在审
发明人：马修·马蒂那;施达塔·达斯;格伦·阿诺德·罗森代尔;费迪南德·加西亚·雷东多 -专利权人： ARM有限公司
申请日： 2020-08-27 - 公布日： 2022-04-15 - 主分类号： G06F7/544 文献下载
摘要：提供了一种用于执行重构的乘法与累加运算的方法和设备。求和阵列包括以列布置的多个非易失性存储器元件。基于神经网络的权重而将该求和阵列中的每个非易失性存储器元件编程为高电阻状态或低电阻状态。该求和阵列被配置成至少部分地基于多个输入信号而生成每个列的经求和的信号。乘法阵列耦接到该求和阵列，并且包括多个非易失性存储器元件。基于该神经网络的权重而将该乘法阵列中的每个非易失性存储器元件编程为不同的电导水平。乘法阵列被配置成至少部分地基于来自求和阵列的经求和的信号而生成输出信号。
mac 运算

[发明专利]转译后备缓冲器失效-CN202080062615.0在审
发明人：安德鲁·布鲁克菲尔德·斯温 -专利权人： ARM有限公司
申请日： 2020-08-26 - 公布日： 2022-04-15 - 主分类号： G06F12/1036 文献下载
摘要：本发明描述了一种类型的转译后备缓冲器(TLB)失效指令，该类型的TLB失效指令具体地以存储取决于阶段1转译数据和阶段2转译数据两者的组合阶段1条目和2条目的第一类型TLB为目标，并且被配置为忽略基于包括取决于中间地址的匹配的基于地址的失效条件的第一组一个或多个失效条件而失效的TLB失效命令。除了该第一类型之外的第二类型TLB忽略由该第一类型TLB失效指令触发的该失效命令。这种方法有助于限制在支持无法按中间地址使之失效的组合阶段1和2TLB的系统中阶段2失效的性能影响。
转译后备缓冲器失效

[发明专利]具有安全检查指示的存储器访问事务-CN202080062296.3在审
发明人：安德鲁·布鲁克菲尔德·斯温 -专利权人： ARM有限公司
申请日： 2020-06-24 - 公布日： 2022-04-12 - 主分类号： G06F3/06 文献下载
摘要：存储器系统部件包括用于接收存储器访问事务的事务处理电路。每个存储器访问事务指定至少：发布域标识符，其指示由发布主设备指定的用于存储器访问事务的发布安全域，其中该发布安全域是多个安全域中的一个安全域；目标地址；和安全检查指示，其指示是否已知存储器访问事务将通过安全检查程序。安全检查程序基于指示允许多个安全域中的哪些安全域访问目标地址的控制数据来确定指示所述发布安全域的存储器访问事务是否被授权访问目标地址。存储器系统部件包括控制电路，该控制电路用于基于安全检查指示来确定是否仍然需要执行安全检查程序。
具有安全检查指示存储器访问事务

[发明专利]用于数据处理系统的消息协议-CN202111156259.1在审
发明人： J·贾拉勒;T·P·林格;K·K·贾加迪沙;A·K·图马拉;R·杰恩;D·S·亚拉马蒂 -专利权人： ARM有限公司
申请日： 2021-09-29 - 公布日： 2022-04-12 - 主分类号： H04L69/00 文献下载
摘要：本发明题为“用于数据处理系统的消息协议”。本公开有利地提供了用于通过至少一个互连器传输数据的方法和系统。耦接到互连器的请求节点通过第一连接从第一设备接收第一写入突发，基于该第一写入突发的大小将该第一写入突发划分成较小的写入请求的有序序列，并且将这些写入请求的有序序列发送到耦接到该互连器的主节点。该主节点基于这些写入请求的有序序列生成写入事务的有序序列，并且将这些写入事务的有序序列发送到耦接到该主节点的写入组合器。该写入组合器将这些写入事务的有序序列组合成与该第一写入突发大小相同的第二写入突发，并且通过第二连接向第二设备发送该第二写入突发。
用于数据处理系统消息协议

[发明专利]用于存储器操作的非易失性缓冲器-CN201680067742.3有效
发明人：安德烈亚斯·翰森;斯蒂芬·迪斯特尔霍斯特;王威;艾瑞诺伊斯·约翰内斯·德·金 -专利权人： ARM有限公司
申请日： 2016-11-18 - 公布日： 2022-04-12 - 主分类号： G06F13/42 文献下载
摘要：本文所公开的主题可涉及缓冲器，并且可更具体地涉及用于存储器操作的非易失性缓冲器。
用于存储器操作非易失性缓冲器

[发明专利]图形处理系统-CN201610726807.2有效
发明人： F·朗庭德;A·恩格-哈斯特维德 -专利权人： ARM有限公司;安谋科技（中国）有限公司
申请日： 2016-08-25 - 公布日： 2022-04-01 - 主分类号： G06T1/20 文献下载
摘要：图形处理系统。一种基于块的图形处理流水线包括向后确定和剔除单元(22)，其可操作为在成块级(23)之前剔除向后三角形。向后确定和剔除单元(22)包括三角形尺寸估计器(31)，其估计所考虑的三角形的尺寸。如果三角形尺寸小于所选尺寸，则使用定点运算(32)计算三角形的面积，并且面积计算结果由后面剔除单元(28)使用来确定是否剔除该三角形。另一方面如果尺寸估计器(31)确定图元大于所选尺寸，则三角形绕开(33)定点面积计算(32)和后面剔除单元(28)而是被直接传递给成块器(23)。与大三角形绕开(33)定点面积计算(32)和后面剔除单元(28)不同，三角形可使用例如浮点运算来计算其面积再也经历后面剔除操作。
图形处理系统

[发明专利]能力写入地址跟踪-CN202080056999.5在审
发明人：马蒂亚斯·洛萨·波特彻;弗朗索瓦·克里斯托弗·雅克·波特曼 -专利权人： ARM有限公司
申请日： 2020-06-24 - 公布日： 2022-03-22 - 主分类号： G06F12/14 文献下载
摘要：本发明提供一种装置，该装置包括：能力检查电路(86)，该能力检查电路用于执行能力有效性检查操作以确定能力的使用是否满足一个或多个使用限制条件。该能力包括指针和指定该一个或多个使用限制条件的指针使用限制信息。该一个或多个使用限制条件至少包括用于该指针的允许地址范围。响应于请求将能力写入与能力写入目标地址相关联的存储器位置的能力写入请求，当能力写入地址跟踪被启用时，能力写入地址跟踪电路(200)基于该能力写入目标地址来更新能力写入地址跟踪结构(100)。
能力写入地址跟踪

[发明专利]操作数据处理系统的方法、数据处理系统-CN201711172089.X有效
发明人： M·博古茨;P·切洛巴克 -专利权人： ARM有限公司
申请日： 2017-11-22 - 公布日： 2022-03-22 - 主分类号： H04N7/01 文献下载
摘要：操作数据处理系统的方法、数据处理系统。一种数据处理系统，包括可操作以缩放接收的输入数据阵列从而提供输入数据阵列的缩放输出版本的缩放器(18)。当希望产生输入数据阵列(21、22)的去交错且缩放输出版本时，将输入数据阵列(21、22)提供给缩放器(18)，并且缩放器(18)缩放输入数据阵列(21、22)，以同时去交错并缩放输入数据阵列并产生输入数据阵列的去交错且缩放输出版本。
操作数据处理系统方法数据处理系统

[发明专利]用于推测性向量化程序代码的装置和方法-CN202080049022.0在审
发明人：蒂莫西·马丁·琼斯;孙鹏;贾科莫·加布雷利 -专利权人： ARM有限公司;剑桥大学的校长、教师和学者
申请日： 2020-03-25 - 公布日： 2022-03-11 - 主分类号： G06F9/38 文献下载
摘要：提供了一种用于推测性向量化程序代码的装置和方法。该装置包括用于执行程序代码的处理电路，该程序代码包括识别的代码区域，该识别的代码区域包括至少多个推测性向量存储器访问指令。采用每一个推测性向量存储器访问指令的执行以使用多个处理通道执行一系列标量存储器访问操作的推测性向量化。跟踪存储装置用于针对每一个推测性向量存储器访问指令维持跟踪信息，该跟踪信息提供存储器地址在每一个通道内被访问的指示。检查电路然后在由该处理电路执行该识别的代码区域期间参考该跟踪信息，以便检测由该多个推测性向量存储器访问指令的该执行产生的任何通道间存储器危险。对于至少第一类型的通道间存储器危险，状态存储元件用于该维持该检查电路已确定存在该类型的存储器危险的每一个通道的指示。然后，重放确定电路被布置成，当到达该识别的代码区域的结束时，响应于该状态存储元件将至少一个通道识别为具有通道间存储器危险，针对由该状态存储元件识别的每一个通道触发该识别的代码区域的重新执行。此类方法可显著增加向量化标量代码的能力，从而导致性能显著提高。
用于推测性向量化程序代码装置方法

[发明专利]数据处理-CN202111033244.6在审
发明人： M·S·拉特兰;G·R·斯托克韦尔;C·达尔;J·E·C·阿尔格拉夫 -专利权人： ARM有限公司
申请日： 2021-09-03 - 公布日： 2022-03-04 - 主分类号： G06F9/52 文献下载
摘要：本发明题为“数据处理”。本发明公开了一种装置，所述装置包括数据存储器，所述数据存储器用于存储一组处理资源中的每个处理资源的锁数据，所述锁数据表示锁状态数据和标签数据，所述标签数据指示选自多种资源类型的资源类型；和处理元件，所述处理元件用于相对于给定处理资源的所述锁数据执行原子操作，所述原子操作至少包括：检测所述给定处理资源是否属于需要的资源类型；根据所述锁状态数据检测所述给定处理资源当前是否被解锁；以及当检测到所述给定处理资源当前被解锁并且属于所述需要的资源类型时，相对于所述锁状态数据和所述标签数据中的一者或两者执行预先确定的动作。
数据处理

[发明专利]用于帮助用户的方法和头戴式单元-CN202110854146.2在审
发明人： D·克罗克斯福德;L·J·拉赫廷马基;S·T·L·埃利斯 -专利权人： ARM有限公司
申请日： 2021-07-27 - 公布日： 2022-03-01 - 主分类号： G06F3/01 文献下载
摘要：本发明提供了一种用于帮助用户诸如听力受损的用户的头戴式单元。该头戴式单元包括用于监测佩戴该头戴式单元的用户以便确定该用户正在观看的注视方向的跟踪传感器。传感器检测位于所标识的注视方向上的声源。可使用对来自该声源的所捕获的音频的语音识别或对该声源的图像的计算机视觉来识别来自该声源的声音。用户界面向该用户提供信息以帮助该用户识别来自该声源的声音。
用于帮助用户方法头戴式单元

[发明专利]用于处理分组网络内的刷新请求的装置和方法-CN202080051568.X在审
发明人：泰西尔·托马斯;安德鲁·约瑟夫·拉欣 -专利权人： ARM有限公司
申请日： 2020-05-19 - 公布日： 2022-03-01 - 主分类号： G06F13/16 文献下载
摘要：提供了用于处理分组网络(15)内的刷新请求的装置和方法。该装置包括请求器设备(30)，该请求器设备位于分组网络(15)内，被布置成接收由远程代理(10)生成的请求一个或多个数据项被刷新到持久点(25)的刷新请求。请求器设备(30)将刷新请求转换为遵循分组网络(15)的分组协议的基于分组的刷新命令。位于分组网络(15)内的耦接到结合有持久点(25)的持久域(20)的完成器设备(40)被布置成检测基于分组的刷新命令的接收，并且然后触发持久域(25)内的刷新操作以将一个或多个数据项刷新到持久点(25)。这提供了用于在持久域(20)内执行刷新操作而不需要触发持久域(20)中的软件来处理刷新到持久点(25)的快速、基于硬件的机制。
用于处理分组网络刷新请求装置方法

[发明专利]命中时读取的前POPA请求-CN202110957400.1在审
发明人： A·A·霍农;A·B·斯温 -专利权人： ARM有限公司
申请日： 2021-08-19 - 公布日： 2022-02-22 - 主分类号： G06F9/50 文献下载
摘要：本发明题为“命中时读取的前POPA请求”。请求器电路4发出指定目标物理地址(PA)和目标物理地址空间(PAS)标识符的访问请求，该目标PAS标识符识别目标PAS。在物理别名点(PoPA)之前，前PoPA存储器系统部件24、8将来自不同PAS的实际上对应于相同存储器系统资源的别名PA看作是它们对应于不同存储器系统资源。后PoPA存储器系统部件6将所述别名PA看作涉及相同存储器系统资源。当命中时读取的前PoPA请求的该目标PA和该目标PAS在前PoPA高速缓存24中命中时，将数据响应返回到该请求器电路4。如果该命中时读取的前PoPA请求在该前PoPA高速缓存24中未命中，则返回无数据响应。该命中时读取的前PoPA请求在等待执行安全检查时安全地推测性地发出，从而提高性能。
命中读取 popa 请求

[发明专利]具有不同的性能或能量消耗特征的第一处理模式和第二处理模式的处理流水线-CN201680030854.1有效
发明人：马克斯·约翰·巴特利;西蒙·约翰·克拉斯克;伊恩·迈克尔·考尔菲尔德;彼得·理查德·格林哈尔格;艾伦·约翰·斯基尔曼;安东尼·约翰·彭顿 -专利权人： ARM有限公司
申请日： 2016-03-31 - 公布日： 2022-02-22 - 主分类号： G06F9/38 文献下载
摘要：一种装置(2)具有处理流水线(4)，该处理流水线(4)支持至少第一处理模式和第二处理模式，该第一处理模式和第二处理模式具有不同的能量消耗或性能特征。在第一处理模式和第二处理模式两者中可访问存储结构(22、30、36、50、40、64、44)。在选择第二处理模式时，控制电路(70)触发存储结构的条目子集(102)被置于省电状态中。
具有不同性能能量消耗特征第一处理模式第二流水线