“骆统”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果36个，建议您升级VIP下载更多相关专利

[发明专利]半导体组件及半导体存储元件的形成方法-CN200410004844.X有效
发明人：骆统;杨令武;黄启东;陈光钊 -专利权人：旺宏电子股份有限公司
申请日： 2004-02-06 - 公布日： 2005-08-10 - 主分类号： H01L21/8234 文献下载
摘要：本发明是有关于一种半导体组件及半导体存储元件的形成方法。该半导体组件的形成方法，包括提供一半导体基底，并在半导体基底上形成一第一绝缘层，之后，以反应气体在第一绝缘层上形成一浮置闸，其中浮置闸包括具有约50埃至300埃晶粒大小的多晶硅材质，接着在浮置闸上形成第二绝缘层，之后在第二绝缘层上形成一控制闸。本发明的浮置闸相较于先前技术对第一绝缘层与第二绝缘层而言可显示出更高闸极耦合比率、改良的摆动退化与更低的电子陷落比。而且，本发明可以改良存储元件的持久性与使存储元件具有更高、更稳定的胞读取电流。
半导体组件存储元件形成方法

[发明专利]半导体元件和在其中形成多晶硅层的制造方法-CN200310121274.8无效
发明人：骆统 -专利权人：旺宏电子股份有限公司
申请日： 2003-12-17 - 公布日： 2005-06-22 - 主分类号： H01L21/205 文献下载
摘要：本发明是关于一种半导体元件和在其中形成多晶硅层的制造方法。该半导体元件的制造方法，是首先提供一基底，之后，在该基底上形成氧化层。然后，在氧化层上形成多晶硅浮置闸极，其中形成多晶硅浮置闸极的步骤包括提供具有微晶多晶硅的底部晶种层，在底部晶种层上形成一顶部非晶硅层，之后回火该顶部非晶硅层。接着，在浮置闸极上提供一多晶硅层间介电层。之后，在多晶硅层间介电层上形成多晶硅控制闸极。
半导体元件其中形成多晶制造方法

[发明专利]浮置栅极存储单元及其制造方法-CN03108813.9有效
发明人：骆统 -专利权人：旺宏电子股份有限公司
申请日： 2003-03-28 - 公布日： 2004-10-06 - 主分类号： H01L27/105 文献下载
摘要：一种浮置栅极存储单元(floating gate memorycell)，包括一基板，且基板有一漏极(drain)和一源极(source)并以一通道(channel)隔绝；一浮置栅极，位于通道上方并以一第一绝缘层隔离；和一控制栅极(control gate)，位于浮置栅极上方并以一第二绝缘层隔离。藉由选择适当的沉积条件，使此浮置栅极至少部分为一微晶粒的多晶硅材质，且具有一粒径尺寸范围约在50～500之间。
栅极存储单元及其制造方法

[发明专利]制作栅极介电层的方法-CN01125073.9有效
发明人：骆统;林经祥;黄耀林 -专利权人：旺宏电子股份有限公司
申请日： 2001-08-06 - 公布日： 2004-07-14 - 主分类号： H01L21/318 文献下载
摘要：一种以单一晶片工序制作栅极介电层的方法，所述方法包括分别在一单晶片反应室及一单晶片快速加热反应室进行的两步骤：首先，置放一单一硅晶片于单晶片反应室中，并进行氮化步骤以形成含氮氧化硅层于硅晶片的表面上。然后，置放硅晶片于单晶片快速加热工序反应室中，并进行随同蒸气产生氧化的工序，将此含氮氧化硅层氧化成具氮氧化硅底层的氧化硅层，以供做栅极介电层。
制作栅极介电层方法

[发明专利]以软性含氮等离子体来形成超薄栅介电层的方法-CN02102710.2有效
发明人：骆统;林经祥;黄燿林 -专利权人：旺宏电子股份有限公司
申请日： 2002-01-23 - 公布日： 2003-08-06 - 主分类号： H01L21/283 文献下载
摘要：一种以软性含氮等离子体来形成超薄栅介电层的方法。先以软性含氮等离子体来氮化基底的表面以进行预氮化步骤，在此步骤中使用软性含氮等离子体以氮化基底的表面。此软性含氮等离子体的等离子体密度约为109－1013cm－3。再对基底进行热氧化步骤，将基底的表面氧化以形成超薄栅介电层于基底的表面上。本发明利用软性含氮等离子体先均匀地氮化基底表面以控制后续所形成氧化层的厚度。此方法可避免现有以离子注入法将氮离子直接注入基底时，对基底造成表面结构损伤的问题。
软性等离子体形成超薄栅介电层方法

[发明专利]具有闸极堆叠介电层的半导体内存组件的制作方法-CN01124990.0无效
发明人：骆统;林经祥;黄燿林 -专利权人：旺宏电子股份有限公司
申请日： 2001-08-09 - 公布日： 2003-03-12 - 主分类号： H01L21/82 文献下载
摘要：一种具有闸极堆叠介电层的半导体内存组件的制作方法，它包括一第一介电层形成于具有一第一导电性的一半导体基底上，一第一导电层形成于第一介电层上，一第二介电层形成于第一导电层上，其中第二介电层依序堆叠形成一第一二氧化硅层、一氮化硅层、一氮氧化硅层及一第二二氧化硅层于第一导电层上而形成；一第二导电层形成于第二介电层上；图案蚀刻第一介电层、第一导电层、第二介电层及第二导电层，以形成一第一闸极介电层、一浮动逻辑闸极、一第二闸极介电层及一控制闸极；最后，形成具有电性相反于第一导电性的一第二导电性的一漏极/源极于浮动逻辑闸极一侧的半导体基底中。
具有堆叠介电层半导体内存组件制作方法

首页
«上一页
1
2
3
共 36 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top