本发明公开了一种集成电路布局，包括第一标准单元和第二标准单元。第一标准单元包括多个第一栅极线沿着第一方向排列在两第一单元边界之间，并且包括一第一栅极线宽度以及相距一预设栅极线间距(default gate line pitch)。第二标准单元沿着第二方向邻接在第一标准单元的一侧并且包括多个第二栅极线沿着第一方向排列在两第二单元边界之间，并且包括一第二栅极线宽度以及相距该预设栅极线间距。第一栅极线宽度不同于第二栅极线宽度。第一单元边界之间的第一单元宽度以及第二单元边界之间的第二单元宽度分别为该预设栅极线间距的整数倍。至少部分第二栅极线与至少部分第一栅极线沿着第二方向对齐。第一方向与第二方向互相垂直。
