“邢钱舰”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]用于RDMA网卡的内存访问控制系统-CN202310924977.1在审
发明人：余锋;邢钱舰 -专利权人：浙江大学
申请日： 2023-07-26 - 公布日： 2023-10-24 - 主分类号： G06F12/14 文献下载
摘要：本发明公开了一种用于RDMA网卡的内存访问控制系统，包含：内存访问控制软件模块和内存访问控制逻辑模块；内存访问控制软件模块设置在主机RDMA网卡驱动程序中，用于进行内存区域和内存窗口的注册与注销，及进行虚拟地址空间到物理地址空间的映射；内存访问控制逻辑模块设置在RDMA网卡中，用于判断RDMA请求的访问权限是否合法，在访问权限合法时，进行虚拟地址到物理地址的转换，为RDMA网卡的DMA操作提供信息。本发明的有益之处在于所提供的用于RDMA网卡的内存访问控制系统，将虚拟‑物理地址转换和内存访问权限控制相关的查询逻辑卸载到RDMA网卡硬件，不仅有助于发挥网卡高速传输的性能，提高网卡传输带宽，减少RDMA读、写操作时延，而且减少存储空间占用。
用于 rdma 网卡内存访问控制系统

[发明专利]用于提升应用网络性能的TOE加速系统-CN202310832814.0在审
发明人： 邢钱舰;余锋;王嘉浩 -专利权人：浙江大学
申请日： 2023-07-08 - 公布日： 2023-10-10 - 主分类号： H04L69/12 文献下载
摘要：本发明公开了一种用于提升应用网络性能的TOE加速系统，包含：接口替换模块、TOE网络驱动和TOE网卡设备；接口替换模块用于判断收发数据相关接口是否需要进行TCP卸载，对需要TOE处理的，进入TOE网络驱动进行相应处理，否则按函数原路径进行系统调用进入内核协议栈；TOE网络驱动用于处理由接口替换模块下发的收发命令，维护对应的发送/接收任务队列，并控制TOE网卡设备完成相应操作；TOE网卡设备设置于FPGA中，TOE网卡设备用于处理收发数据报文过程中涉及的协议工作。本发明所提供的用于提升应用网络性能的TOE加速系统，可以在不修改操作系统内核的前提下快速部署，于各种基于TCP套接字实现的应用程序中方便快捷地使用TOE加速网络传输，提升应用的网络性能。
用于提升应用网络性能 toe 加速系统

[发明专利]RDMA网络中的虚拟物理地址转换系统-CN202310848765.X在审
发明人： 邢钱舰 -专利权人：浙江大学
申请日： 2023-07-11 - 公布日： 2023-10-10 - 主分类号： H04L61/255 文献下载
摘要：本发明公开了一种RDMA网络中的虚拟物理地址转换系统，包含：地址映射管理软件和地址映射查询逻辑模块；地址映射管理软件将应用程序请求注册的虚拟地址空间映射到物理地址空间，并使用内存注册表结构和二分跳表结构保存对注册的虚拟内存的描述，同时将生成内存注册表和二分跳表存入软件存储单元和传输至硬件存储单元；地址映射查询逻辑模块响应RDMA传输请求，通过查询硬件存储单元中的内存注册表和二分跳表，将RDMA传输请求中虚拟地址转换为物理地址。本发明提供的RDMA网络中的虚拟物理地址转换系统，使用软件与硬件结合的方式实现虚拟物理地址转换，兼有软件灵活管理的特点和硬件低延时的优点。
rdma 网络中的虚拟物理地址转换系统

[发明专利]基于TOE的NFS-Ganesha服务加速方法和服务器终端架构-CN202310925364.X在审
发明人：余锋;邢钱舰;王嘉浩 -专利权人：浙江大学
申请日： 2023-07-26 - 公布日： 2023-09-12 - 主分类号： H04L67/562 文献下载
摘要：本发明公开了一种基于TOE的NFS‑Ganesha服务加速方法和服务器终端架构，其中，基于TOE的NFS‑Ganesha服务加速方法应用于NFS服务端，NFS服务端设有TOE网络模块，基于TOE的NFS‑Ganesha服务加速方法为通过TOE网络模块处理NFS客户端与NFS服务端之间的网络传输。本发明提供的基于TOE的NFS‑Ganesha服务加速方法和服务器终端架构，可以改善NFS服务器在高速传输场景下CPU占用率大幅提升导致其服务性能急剧下降的问题，从而缓解处理器压力，提高服务质量并加速NFS服务响应。
基于 toe nfs ganesha 服务加速方法服务器终端架构

[发明专利]一种近距离的无线同步时钟方法及装置-CN202310366596.6在审
发明人：余锋;马振国;邢钱舰;张博 -专利权人：浙江大学
申请日： 2023-04-07 - 公布日： 2023-08-22 - 主分类号： H04W56/00 文献下载
摘要：本发明属于电子电路技术领域，涉及一种近距离的无线同步时钟方法及装置。所述装置由一个信号发射源(简称发射源)和多个接收信号的时钟同步产生模块(简称时钟同步模块)组成，时钟同步模块经过无线校准后可以为分布式设备提供与发射源频率一致的时钟信号，以保证分布式系统的多个设备之间的时钟源频率基本一致。发射源按照一定的周期循环发射特定的同步校准信号，该信号具有特定的载波；时钟同步模块主要通过接收并识别发射源的同步校准信号，采用相关算法计算出与发射源的频率差和相位差，结合自适应PID算法的结果对时钟芯片进行驯服，完成发射源和时钟同步模块的频率同步和相位同步。该方法可摆脱对第三方系统的依赖，简化系统复杂性。
一种近距离无线同步时钟方法装置

[发明专利]一种数字信号杂散检测及校正电路及方法-CN202310325607.6在审
发明人：马振国;余锋;邢钱舰;刘豪杰 -专利权人：浙江大学
申请日： 2023-03-27 - 公布日： 2023-07-04 - 主分类号： H03M1/10 文献下载
摘要：本发明公开了一种数字信号杂散检测和校正电路及方法。电路包含频域分析模块、杂散检测模块、杂散信号生成模块、相位控制模块、杂散校正模块、输出截位模块。外部采集系统输入的数字信号与频域分析模块输入端和杂散校正模块输入端连接，频域分析模块的输出端与杂散检测模块的输入端连接，杂散检测模块的输出端与外部和杂散信号生成模块的输入端连接，杂散信号生成模块的输出端与相位控制模块输入端连接，相位控制模块的输出端与杂散校正模块输入端连接，杂散校正模块的输出端与输出截位模块输入端连接，输出截位模块输出端与外部连接。本发明利用FPGA实现了对数字信号中固有杂散的检测和校正，能够提高采集系统的动态性能指标SFDR，即无杂散动态范围。
一种数字信号检测校正电路方法

[发明专利]一种MATLAB代码自动化部署到嵌入式系统的方法-CN202310343576.7在审
发明人：马振国;余锋;邢钱舰;方舟生 -专利权人：浙江大学
申请日： 2023-03-27 - 公布日： 2023-07-04 - 主分类号： G06F8/60 文献下载
摘要：本发明涉及一种MATLAB代码自动化部署到嵌入式系统的方法，所述嵌入式系统为内嵌ARM处理核的FPGA。在所述的方法中，用户需要按照标准模板以及规则编写一份定义算法链结构的MATLAB代码，通过MATLAB编程来指定数据处理是在ARM处理核上完成，还是由FPGA硬件加速内核完成。本发明通过脚本工具自动化地转换和编译用户提供的MATLAB代码，以实现算法链在该类FPGA嵌入式系统上的部署。本发明解决了MATLAB离线数据分析模式下在面对高吞吐的流数据应用场景时实时性能不足，以及FPGA开发周期长等问题，提出了一种将MATLAB代码自动化地转换、编译和部署到内嵌ARM处理核的FPGA嵌入式系统的方法，使得用户不用再着眼于底层源码的设计和软硬件之间的驱动交互，在工程开发效率上有着明显帮助和提高。
一种 matlab 代码自动化部署嵌入式系统方法

1
共 7 条