本发明提供叠图展示并自动计算Yield的方法，涉及叠图展示领域，包括如下步骤：S1.采集元数据，根据输入端Wafer Bin Map图从数据存储中采集相关联的元数据信息；S2.元数据内存分析；会对存在于物理内存中的元数据进行初步的分析，初步分析包含分析元数据的数据完整性、分析维度的一致性、数据预设阈值校验；S3.标记元数据并分组，标记的数据会根据标记值进行分组；S4.数据切分，同一个逻辑组中的数据，会根据标记值的顺序进行数据切分；S5.数据整合；二维数据将以串行的方式加载到方法分析器中进行数据整合；S6.可视化；方法分析器输出的最终数据会以可视化的方式体现在操作员界面，可以直观的观察不良的聚集性、Yield及相关溯源操作。
本发明属于半导体制造技术领域，尤其是涉及一种良率预警和诊断分析的方法、装置，包括良率统计管控模块、报警分组模块、分析模块和结果前端展示输出模块，所述所述良率统计管控模块包括Daily Bin Ratio管控预警模组、管控预警Base Line配置模组和Daily良率统计模组。上述的半导体行业智能良率预警和诊断分析的方法，通过对数据库中的数据进行分析，统计分析不良的Wafer，对异常的Wafer进行预警通知，并自动对其进行分析，指出Wafer不良的主要根因，从而更快捷的找出问题，提高Wafer的良率，在整个过程中，由于全自动化，无需人员参与数据的输入和手动计算，大幅提高了分析速率，同时保证了统计分析的准确率。
