“汤玛斯·C·麦当劳”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果20个，建议您升级VIP下载更多相关专利

[发明专利]推测分支模式更新方法和微处理器-CN202110793062.2有效
发明人： 汤玛斯·C·麦当劳 -专利权人：圣图尔科技公司
申请日： 2021-07-14 - 公布日： 2023-05-16 - 主分类号： G06F9/38 文献下载
摘要：本申请提供了推测分支模式更新方法和微处理器。在一个实施例中，一种微处理器包括：第一逻辑，其被配置为检测为拾取到的高速缓存地址与两个先前高速缓存地址其中至少之一匹配；以及第二逻辑，其被配置为基于所述匹配来调整用于条件分支预测的分支模式并且将所述高速缓存地址与调整后的分支模式进行组合以形成条件分支预测器地址。
推测分支模式更新方法微处理器

[发明专利]微处理器及其方法-CN202110909383.4在审
发明人： 汤玛斯·C·麦当劳;约翰·唐肯 -专利权人：圣图尔科技公司
申请日： 2021-08-09 - 公布日： 2021-11-02 - 主分类号： G06F9/38 文献下载
摘要：本申请提供了一种微处理器及其方法。在一个实施例中，一种微处理器，包括：指令高速缓存器，其被配置为接收包括第一字节部分和第二字节部分的取指；边高速缓存标签阵列，其被配置为基于所述边高速缓存标签阵列的命中来用信号通知除了所述第一字节部分之外的所述第二字节部分的进一步处理；以及边高速缓存数据阵列，其被配置为存储所述第二字节部分的指令数据。
微处理器及其方法

[发明专利]微处理器和分支处理方法-CN202110793205.X在审
发明人： 汤玛斯·C·麦当劳 -专利权人：圣图尔科技公司
申请日： 2021-07-14 - 公布日： 2021-10-22 - 主分类号： G06F9/38 文献下载
摘要：本申请涉及微处理器和分支处理方法。在一个实施例中，一种分支处理方法，包括：从至少两个分支执行单元接收信息；基于所述信息在每个时钟周期将两个更新写入到相应的第一写入队列和第二写入队列；以及从所述第一写入队列在每个时钟周期将多达两个更新写入到第一预测器的多个表中，并且在存在预期写入冲突的情况下，针对单个时钟周期写入单个更新，所述第一预测器包括单个写入或读取/写入端口。
微处理器分支处理方法

[发明专利]微处理器和分支预测控制方法-CN202110820056.1在审
发明人： 汤玛斯·C·麦当劳 -专利权人：圣图尔科技公司
申请日： 2021-07-20 - 公布日： 2021-10-19 - 主分类号： G06F9/38 文献下载
摘要：本发明提供了微处理器和分支预测控制方法。在一个实施例中，一种微处理器，包括：表，其包括多个边，其中，至少第一边包括具有第一组预测表的第一条件分支预测器，其中，至少第二边包括具有第二组预测表的第二条件分支预测器，其中，所述第二条件分支预测器被配置为基于针对包括所述第二边中的信息的分支指令的预测表命中来提供第一预测，以及其中，所述第一条件分支预测器具有比所述第二条件分支预测器高的复杂度；以及控制逻辑，其中，基于接收到与针对所述分支指令的第一预测相对应的错误预测的指示，所述控制逻辑被配置为将针对所述分支指令的信息写入所述第一边的第一组预测表其中之一。
微处理器分支预测控制方法

[发明专利]微处理器和预取指调整方法-CN202110820586.6在审
发明人： 汤玛斯·C·麦当劳;布兰特·比恩 -专利权人：圣图尔科技公司
申请日： 2021-07-20 - 公布日： 2021-10-19 - 主分类号： G06F9/38 文献下载
摘要：本发明涉及微处理器和预取指调整方法。在一个实施例中，该微处理器包括：第一逻辑，其被配置为基于预定数量的高速缓存行上的预测采取的分支的总计数来动态地调整最大预取指计数；以及第二逻辑，其被配置为基于调整后的最大预取指计数来对指令进行预取指。
微处理器预取指调整方法

[发明专利]利用预测器模式标签的Spectre修复方法和微处理器-CN202110804540.5在审
发明人： 汤玛斯·C·麦当劳 -专利权人：圣图尔科技公司
申请日： 2021-07-16 - 公布日： 2021-10-15 - 主分类号： G06F9/38 文献下载
摘要：本申请涉及利用预测器模式标签的Spectre修复方法和微处理器。在一个实施例中，一种在微处理器中实现的方法，所述方法包括：接收所拾取的分支指令；使用与包括多个条目的分支预测表中的特权等级相对应的第一标签所指示的特权等级对所拾取的分支指令进行特权等级测试，所述多个条目中的各条目包括与特权等级相对应的标签；以及基于所述特权等级测试的失败提供针对所拾取的分支指令的预测分支未命中。
利用预测模式标签 spectre 修复方法微处理器

[发明专利]利用间接有效表的Spectre修复的方法和微处理器-CN202110763288.8在审
发明人： 汤玛斯·C·麦当劳;提摩西·乔恩·苏尔茨巴赫 -专利权人：圣图尔科技公司
申请日： 2021-07-06 - 公布日： 2021-09-24 - 主分类号： G06F21/57 文献下载
摘要：本申请涉及利用间接有效表的Spectre修复的方法和微处理器。在一个实施例中，一种微处理器包括：分支预测表，其包括多个条目，其中，所述多个条目中的至少一部分与间接分支类型相对应；以及间接有效表；其中，基于间接分支指令取指，所述分支预测表中的与间接分支指令相对应的条目基于对所述间接有效表中的相应条目的清除而被配置为无效。
利用间接有效 spectre 修复方法微处理器

[发明专利]微处理器和分支处理方法-CN202110783200.9在审
发明人： 汤玛斯·C·麦当劳;约翰·唐肯 -专利权人：圣图尔科技公司
申请日： 2021-07-12 - 公布日： 2021-09-24 - 主分类号： G06F9/38 文献下载
摘要：本申请涉及微处理器和分支处理方法。在一个实施例中，一种分支处理方法，包括：将针对给定时钟周期的多个分支指令分配至主分支信息和副分支信息；沿着具有加法器逻辑的第一路径路由所述主分支信息，并且沿着不具有加法器逻辑的第二路径路由所述副分支信息；以及将包括位移分支目标地址的所述主分支信息写入到分支顺序表即BOT，并且将不具有目标地址的所述副分支信息写入到所述BOT。
微处理器分支处理方法

[发明专利]快速预测器覆写方法和微处理器-CN202110696666.5在审
发明人： 汤玛斯·C·麦当劳 -专利权人：圣图尔科技公司
申请日： 2021-06-23 - 公布日： 2021-09-10 - 主分类号： G06F9/38 文献下载
摘要：本申请涉及快速预测器覆写方法和微处理器。在一个实施例中，所述微处理器，包括：指令高速缓存，其包括多个高速缓存地址处的编程指令；快速预测器，其被配置为接收与同指令高速缓存的第一高速缓存地址相对应的第一分支指令相关联的信息、并基于快速预测器处的匹配来提供第一阶段期间的第一分支预测；以及分支目标地址高速缓存即BTAC，其根据第一阶段之后的第二阶段的组来进行操作，该BTAC被配置为接收与第一分支指令相关联的信息并确定第二分支预测，该BTAC被配置为通过在与第二阶段的组相对应的时间处将与第二分支预测相关联的分支目标地址写入快速预测器来覆写第一分支预测并更新快速预测器。
快速预测器覆写方法微处理器

[发明专利]可调整分支预测方法和微处理器-CN202110851066.1在审
发明人： 汤玛斯·C·麦当劳 -专利权人：圣图尔科技公司
申请日： 2021-07-27 - 公布日： 2021-09-07 - 主分类号： G06F9/38 文献下载
摘要：本申请涉及可调整分支预测方法和微处理器。在一个实施例中，一种微处理器包括：预测逻辑，其包括分支预测器，所述分支预测器包括一组多集关联表，各个表与不同长度的分支模式历史相对应；以及控制逻辑，其被配置为提供针对所述预测逻辑的可调整写入策略。
可调整分支预测方法微处理器

[发明专利]适用于微处理器的装置及方法-CN201010185611.X有效
发明人： 汤玛斯·C·麦当劳;约翰·L·唐肯 -专利权人：威盛电子股份有限公司
申请日： 2010-05-19 - 公布日： 2013-04-17 - 主分类号： G06F9/355 文献下载
摘要：一种适用于微处理器的装置和方法，其中该微处理器的指令集架构包含一长度修改前置，用以选择一预设地址/操作数尺寸以外的一地址/操作数尺寸，该装置用以标示一指令字节串流当中每一指令的开始字节及结束字节，该装置包含：一解码逻辑单元，用以解码该串流的预设数量指令字节中的每一指令字节，以判断每一指令字节是否指定为该长度修改前置，并依据地址/操作数尺寸以产生一开始标示及一结束标示；及一操作数/地址尺寸逻辑单元，耦接至该解码逻辑单元，用以提供该预设操作数/地址尺寸给该解码逻辑单元，以于一第一时钟周期内产生该开始标示及该结束标示，该解码逻辑单元于该第一时钟周期内解码该预设数量指令字节。
适用于微处理器装置方法

[发明专利]更新微处理器中的分支目标地址快取的方法及其微处理器-CN201010260377.2有效
发明人： 汤玛斯·C·麦当劳 -专利权人：威盛电子股份有限公司
申请日： 2010-08-20 - 公布日： 2010-12-15 - 主分类号： G06F9/38 文献下载
摘要：本发明提供一种更新微处理器中的分支目标地址快取的方法及其微处理器，其中该微处理器包括分支目标地址快取(BTAC)、执行单元及更新逻辑电路。执行单元执行事先从一指令快取的提取总量中提取的分支指令。更新逻辑电路耦接至BTAC与执行单元，更新逻辑电路判断BTAC是否已经储存位于提取总量中的N个分支指令的分支预测信息，其中N至少等于二；若BTAC尚未储存N个分支指令的分支预测信息，则使用分支指令的分支信息来更新BTAC；若BTAC已经储存N个分支指令的分支预测信息，则判断分支指令的替换优先权是否高于BTAC中的N个分支指令的替换优先权；以及若分支指令的替换优先权高于BTAC中的N个分支指令的替换优先权，则使用分支指令的分支信息来更新BTAC。
更新微处理器中的分支目标地址方法及其

[发明专利]适用于微处理器的装置及方法-CN201010185586.5有效
发明人： 汤玛斯·C·麦当劳 -专利权人：威盛电子股份有限公司
申请日： 2010-05-19 - 公布日： 2010-11-17 - 主分类号： G06F9/30 文献下载
摘要：一种适用于微处理器的装置和方法，其中该装置用以自微处理器的一指令字节串流中提取指令，该微处理器的指令集架构具可变长度指令，该装置包含：一解码逻辑单元，用以解码该指令字节串流的每一指令字节以产生相应的一操作码字节指示符及一结束字节指示符；针对每一指令字节接收相应的一分支发生指示符；针对每一指令字节产生相应的一不良预测指示符；及对于一指令的每一其余字节，将相应的该不良预测指示符设为逻辑真值；及一控制逻辑单元，用以从该指令字节串流中提取指令，并传送该提取的指令以供该微处理器作后续的处理，其中该控制逻辑单元放弃传送具有逻辑为真的该结束字节指示符和逻辑为真的该不良预测指示符的指令。
适用于微处理器装置方法

[发明专利]适用于微处理器的装置及方法-CN201010185625.1有效
发明人： 汤玛斯·C·麦当劳;约翰·L·唐肯 -专利权人：威盛电子股份有限公司
申请日： 2010-05-19 - 公布日： 2010-10-06 - 主分类号： G06F9/38 文献下载
摘要：一种适用于微处理器的装置和方法，其中所述装置用以自微处理器的指令字节串流中提取指令，该微处理器的指令集架构具可变长度指令，该装置包含：队列，该队列的每一项目用以储存该指令字节串流的各指令字节列及相应于该指令字节列的每一指令字节的累积前置消息，其中该队列具有底部项目；及控制逻辑单元，耦接该队列，用以检测一情形；储存该指令的起始部分的长度，且将该指令字节列的第二列移入该底部项目；自该底部项目的该第二列提取尚未提取的该指令的指令字节，且提取该累积前置消息以置换从该队列移出的该指令的起始部分的前置字节；计算先前尚未提取的该指令的长度；及自该底部项目的该第二列提取先前尚未提取的该指令以外的指令。
适用于微处理器装置方法

[发明专利]适用于微处理器的装置及方法-CN201010185661.8有效
发明人： 汤玛斯·C·麦当劳;约翰·L·唐肯 -专利权人：威盛电子股份有限公司
申请日： 2010-05-19 - 公布日： 2010-10-06 - 主分类号： G06F9/30 文献下载
摘要：一种适用于微处理器的装置和方法，其中该微处理器的指令集架构包含可变数目的前置字节，该装置用以有效地自一指令字节串流中提取指令，该装置包含：一解码逻辑单元，用以对该指令字节串流中多个指令的每一指令判断其操作码字节，其中该操作码字节为相应的该指令的第一非前置字节，该解码逻辑单元还累积该多个指令的每一指令的前置消息至相应的该操作码字节；一队列，耦接至该解码逻辑单元，用以暂存该指令字节串流及该累积前置消息；及一提取逻辑单元，耦接至该队列，用以于一时钟周期内，自该队列提取该多个指令，其不受该多个指令的每一指令中的前置字节数目所影响。
适用于微处理器装置方法

1
2
下一页»
尾页
共 20 条