|
|
钻瓜专利网为您找到相关结果 27个，建议您 升级VIP下载更多相关专利
- [发明专利]并串转换器及其实现方法-CN200810126114.5有效
-
张学海;易律凡;丁学伟
-
中兴通讯股份有限公司
-
2008-06-26
-
2009-12-30
-
H03M9/00
- 本发明公开了一种并串转换器，包括低速串化模块、传输模块和高速串化模块。同时，本发明还提供了一种并串转换方法，包括确定工作模式和输出方式；第一工作模式下，对24n位低速并行输人数据进行低速串化，得到22n位高速并行数据；再对所述22n高速并行数据进行高速串化，得到一位高速串行输出数据；第二工作模式下，对24n位低速并行输人数据的低22n位数据进行并串转换，将得到的低22n位数据缓冲后，并根据确定的输出方式及设定的高速串化比例进行串化，得到1位高速串行输出数据。本发明所述并串转换器及其实现方法灵活性好、且电路损耗小。
- 转换器及其实现方法
- [发明专利]一种高速多路时钟数据恢复电路-CN200910108350.9有效
-
易律凡
-
中兴通讯股份有限公司
-
2009-06-19
-
2009-12-23
-
H03L7/08
- 本发明公开了一种高速多路时钟数据恢复电路，该电路包括：过采样鉴频器，用于接收参考钟，鉴频后输出数字信号；数字滤波器，用于接收过所述数字信号，处理后输出比较控制信号；分布式振荡器，用于接收所述比较控制信号，产生高速时钟信号；第一分频器、第二分频器，用于接收所述高速时钟信号，第一分频器处理后结果输送给过采样鉴频器，第二分频器处理后产生数字滤波器进行运算所需的时钟信号；延迟环，用于接收所述高速时钟信号，产生n对时钟信号；n个过采样数据时钟生成器，每个接收延迟环输出的一对时钟信号以及与该时钟信号相对应的一路高速数据，处理并恢复出时钟信号和相对应的高速数据。本发明可编程能力强，适应性广。
- 一种高速时钟数据恢复电路
- [发明专利]电流低压高速比较器-CN200710167954.1有效
-
易律凡
-
中兴通讯股份有限公司
-
2007-10-26
-
2009-04-29
-
G01R19/165
- 本发明公开了一种电流低压高速比较器，包括：AB类电流镜输入电路，与第一、第二输入电流信号相连，用于提高输入范围，减小输入失调，产生第一、第二输出；偏置电路，与AB类电流镜输入电路的输入端连接，用于产生AB类电流镜输入电路的电流偏置或电压偏置；再生锁存器，与AB类电流镜输入电路的输出端连接，用于比较并锁存AB类电流镜输入路的第一输出和第二输出；时钟控制电路，用于生成控制再生锁存器用的第一时钟和第二时钟，第一时钟f1和第二时钟f2为两相非重叠时钟；SR锁存器，与再生锁存器的输出端连接，用于稳定再生锁存器的输出在数字输出电平，本发明可克服电压模比较器电压冗余很少，动态范围受限的缺点，并在保证低压的要求下高速运行。
- 电流低压高速比较
- [发明专利]一种逐次逼近的模数转换电路-CN200610078585.4有效
-
易律凡
-
中兴通讯股份有限公司
-
2006-05-12
-
2007-11-14
-
H03M1/38
- 本发明公开了一种逐次逼近的模数转换电路，所述比较器模块为一窗口比较器，该窗口比较器包括一第一比较器和第二比较器，以及一对开关；所述第一比较器对输出的信号和一参考信号比较一次，第一比较器的负端和第二比较器的正端接到电容和开关阵列的开关信号；所述第一比较器的正端接所述参考信号，第二比较器的负端接地信号；所述第一和第二比较器对输出的信号和地各比较一次，两个比较的结果相与得到结果信号，所述结果信号中为高的信号是电荷定标的失配误差引起的结果，通过把它反馈给校正电阻开关串和逐次逼近的寄存器和开关控制逻辑模块，使窗口比较器的输出校正为零。本发明模数转换电路消除了失配误差，结构更精巧，并且功耗更低。
- 一种逐次逼近转换电路
- [发明专利]一种低压差分信号驱动器电路-CN200510098740.4有效
-
易律凡;谢文刚
-
中兴通讯股份有限公司
-
2005-09-05
-
2007-03-14
-
H03K19/0175
- 本发明公开了一种低压差分信号驱动器电路，其包括一电流源，一电流沉，推挽电路，跨导放大器，以及反相器和带隙基准源；所述电流源和电流沉用于提供所述推挽电路的能量保证；一输入信号经过所述反相器产生反相信号，所述推挽电路把输入信号和其反相信号传送到差分输出正、负端；所述差分输出负端和基准源输出的带隙基准电压分别接入所述跨导放大器的同相端和反相端，所述跨导放大器的输出的正端连接所述电流源的栅极，其负端连接所述电流沉的栅极。本发明电路由于用到跨导放大器正端接到驱动器的输出，负端接到带隙基准源，起到共模负反馈的作用，对差分共模电压的稳定起了很大的作用，便于接收器的无误码接收。
- 一种低压信号驱动器电路
- [发明专利]一种直流平衡电路-CN200410052577.3有效
-
易律凡;陈志荣
-
中兴通讯股份有限公司
-
2004-12-08
-
2006-06-14
-
H03M7/00
- 本发明的一种直流平衡电路，其包括帧符号判决电路、帧复用电路和积数翻转电路，以及数据锁存电路、同或门、异或门、二选一复用电路、和单变双电路组及链接电路；所述帧符号判决电路采用一对差分信号，所述积数翻转电路采用的是步长为1的UP/DOWN计数器；本发明电路在总体结构上增加了同或门对Sign和Acc的运算，以及Inv通过单变双电路变成正端Ip和负端In，通过异或门和链接电路最终产生串行信号输出。本发明电路通过帧符号判决电路使用差分信号接入比较器，更适合传递高速信号；同时积数翻转电路只使用步长为1的UP和DOWN计数器，不需要额外的查找表，比同类芯片的电路原理更简洁，实现更可靠，处理速度快。
- 一种直流平衡电路
- [发明专利]一种快速锁定的锁相环-CN200410058530.8无效
-
易律凡
-
中兴通讯股份有限公司
-
2004-08-18
-
2006-02-22
-
H03L7/08
- 本发明公开了一种快速锁定的锁相环，包括鉴相器001、低通滤波器002、压控振荡器007、电压检测器003、运算放大器004和通道选择器005；鉴相器001对输入参考时钟信号和反馈的输出时钟信号进行鉴相后将两个信号的相位差输出到低通滤波器002进行滤波，滤波后输入电压检测器003进行检测；如果电压检测器003检测到的电压大于一个预设的电压值V，则将该电压信号经运算放大器004放大后输出到通道选择器005的一端；否则直接将该电压信号输出到通道选择器005的另一端；经过通道选择器005后的电压信号作为控制信号输入压控振荡器007的控制端，控制压控振荡器007输出时钟信号。本发明提出的快速锁定锁相环能够迅速地改变压控振荡器的控制电压，大大加快锁定的时间。
- 一种快速锁定锁相环
- [发明专利]一种失效保护电路-CN02137706.5有效
-
陈学君;易律凡
-
深圳市中兴通讯股份有限公司
-
2002-10-26
-
2004-04-28
-
H03K19/0175
- 本发明所述失效保护电路，包括高共模抑制比的比较器、电平判别单元、数字逻辑判断单元和输出驱动单元；高共模抑制比的比较器接收输入端的差分信号，对输入信号进行比较，将结果输出给电平判别单元和输出驱动单元；电平判别单元判断上述输出电平的高低，将其转换成数字信号输出给数字逻辑判断单元；数字逻辑判断单元根据电平判别单元的输出信号确定电路当前所处状态，输出相应结果控制输出驱动单元；输出驱动单元根据数字逻辑判断单元的结果输出相应的信号。本发明采用在高共模抑制比的比较器之后进行采样的方式，基本上消除了采样电路对主电路的影响，并采用数字电路分析判别当前的状态，没有含电阻和有源的模拟电路，有利于减少电路版图面积。
- 一种失效保护电路
- [发明专利]一种用于低压差分接收器的失效保护电路-CN02137705.7有效
-
易律凡;陈学君
-
深圳市中兴通讯股份有限公司
-
2002-10-26
-
2004-04-28
-
H04B1/16
- 本发明提供一种用于低压差分接收器的失效保护电路，包括失效最短延迟计时器、与非门、输出缓冲器，其特征在于还包括复位信号产生电路、差值平方区间电路；差分输入信号分别进入主体比较器和差值平方区间电路中，主体比较器的输出分别进入复位信号产生电路和输出缓冲器，由复位信号产生电路产生的复位信号输出至失效最短延迟计时器，产生输出失效计时决定信号，失效计时决定信号和差值平方区间电路的输出相与得到失效判决信号，失效判决信号和主体比较器的输出进入输出缓冲器中进行与非运算得到最后的输出信号。本发明失效保护电路与现有技术相比，没有降低输入信号的输入幅度，减少了功耗；既不影响主体比较器的输入门限，也不增加总线负载。
- 一种用于低压接收器失效保护电路
|
