“安昭增”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果2个，建议您升级VIP下载更多相关专利

[发明专利]一种基于FPGA的图构建加速方法和系统-CN202211739018.4在审
发明人：郑龙;刘超强;廖小飞;金海;黄禹;安昭增 -专利权人：华中科技大学;之江实验室
申请日： 2022-12-30 - 公布日： 2023-06-06 - 主分类号： G06F30/34 文献下载
摘要：本发明涉及一种基于FPGA的图构建加速方法和系统，其中，图构建加速方法包括：对存储数据内所有顶点的邻域逐个进行采样，并记录所有顶点的遍历顺序；依据所述顶点遍历顺序，将所有顶点划分为多个块，按照块的粒度进行处理，以至少求得每个块内每个顶点的采样邻居之间的距离；根据所述每个顶点的采样邻居之间的距离，更新这两个顶点的邻域；处理完毕所有顶点块，从步骤一开始执行下一轮迭代，直到构建的图的精度达到精度要求或迭代次数限制。本发明利用FPGA平台可重构、低功耗以及并行度高的优势，并结合图构建算法的特点，不仅大幅提升图的构建速度，同时还能够降低处理功耗，使得在数据中心处理大规模图构建任务成为可能。
一种基于 fpga 构建加速方法系统

[发明专利]一种面向高层次综合的动态内存管理装置及方法-CN202210964944.5在审
发明人：郑龙;王庆刚;廖小飞;安昭增;金海 -专利权人：华中科技大学;之江实验室
申请日： 2022-08-11 - 公布日： 2022-11-08 - 主分类号： G06F9/50 文献下载
摘要：本发明涉及一种面向高层次综合的动态内存管理装置及方法，装置至少包括：若干搜索缓存模块和若干修改写回模块，搜索缓存模块与DRAM存储模块和BRAM缓存模块分别建立连接关系，修改写回模块与DRAM存储模块和BRAM缓存模块分别建立连接关系，BRAM缓存模块用于缓存搜索路径上的节点信息并暂存对节点的修改信息；搜索缓存模块根据接收的操作符和节点地址从DRAM存储模块中读取节点数据并写入BRAM缓存模块，修改写回模块从BRAM缓存模块中读取节点数据并写回DRAM存储模块。针对传统操作系统直接向FPGA移植执行效率低的缺陷，本发明利用FPGA上DRAM大容量的优势，实现高效的动态内存分配和回收，提高了高层次综合的易用性和代码可重用性。
一种面向高层次综合动态内存管理装置方法