“宁永波”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]一种存控数据传输错误注入方法-CN201910861709.3有效
发明人： 宁永波;菅陆田;吴珊;朱巍;李峰;谢军;刘佳季 -专利权人：无锡江南计算技术研究所
申请日： 2019-09-12 - 公布日： 2023-05-23 - 主分类号： G06F11/10 文献下载
摘要：本发明涉及芯片验证技术领域，具体涉及一种存控数据传输错误注入方法。本发明通过以下技术方案得以实现的：一种存控数据传输错误注入方法，包含如下步骤；步骤S01：抽象数据传输协议步骤，对数据传输协议进行抽象处理，从而保证错误注入与协议产生交底的耦合度；步骤S02：故障模型抽象步骤，对注错模块进行配置；步骤S03：注入方式配置步骤，对焦点及伪随机设计进行设置。本发明的目的是提供一种存控数据传输错误注入方法，能够使用统一的错误注入接口，注入定向错误或伪随机错误，提高待测设计的容错功能测试效率，大大降低测试集开发工作量。
一种数据传输错误注入方法

[发明专利]一种缩短芯片代码覆盖率收敛时间的验证方法及装置-CN202110692255.9有效
发明人： 宁永波;朱巍;赵晓东;谢军;马亚楠 -专利权人：无锡江南计算技术研究所
申请日： 2021-06-22 - 公布日： 2022-12-30 - 主分类号： G06F11/36 文献下载
摘要：本发明公开了一种缩短芯片代码覆盖率收敛时间的验证方法及装置，该方法包括通过预设的激励回归对芯片代码进行仿真计算，确定无覆盖率的待测点；接收第一操作指令，基于所述第一操作指令编写待测点对应的断言，断言用以表征待测点所表示的输入状态无法达到；构建形式化环境，在形式化环境中运行断言，判断断言的运行结果；根据运行结果反向补充待测点的输入状态假设，并基于输入状态假设生成测试激励进行仿真验证。本发明实现了通过形式化验证工具构建形式化环境来进行断言证明，基于断言证明结果产生作为输入状态假设的反例，进而形成测试激励，从而减少芯片代码验证过程中与设计人员的交流时间，且缩短了芯片代码验证过程中的覆盖率收敛时间。
一种缩短芯片代码覆盖率收敛时间验证方法装置

[发明专利]一种实现归约算法的方法及装置-CN202211017020.0在审
发明人：吴智;宁永波;赵冠一;陈芳园;谭弘兵 -专利权人：无锡江南计算技术研究所
申请日： 2022-08-24 - 公布日： 2022-11-15 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种实现归约算法的方法及装置，涉及人工智能技术领域，包括：获取从接口发来的访存请求时，判断该访存请求是否是规约读请求；如果是规约读请求，则将一个访存请求按地址拆为多个请求，并悬挂至悬挂缓冲：当收到带规约标志的响应时，在悬挂缓冲中进行规约操作；当收齐多个存储控制器返回的响应时，将规约出的结果作为一个响应返回给接口。本发明使用较小的逻辑代价，高效实现了多核人工智能处理器归约算法，避免了大量重复的访存操作，实现最大化的数据利用率。
一种实现算法方法装置

[发明专利]一种基于可扩展验证组件构建验证环境的方法-CN201910845696.0有效
发明人：朱巍;李宏亮;谢军;宁永波;刘佳季;李峰;菅陆田;吴珊 -专利权人：无锡江南计算技术研究所
申请日： 2019-09-09 - 公布日： 2022-11-15 - 主分类号： G06F11/36 文献下载
摘要：本发明涉及芯片验证技术领域，具体涉及一种基于可扩展验证组件构建验证环境的方法。本发明通过以下技术方案得以实现的：一种基于可扩展验证组件构建验证环境的方法，包含如下步骤：环境构成要素排序步骤：将的环境构成要素分析，根据所述构成要素的可扩展性和通用性进行排序；元素分层步骤：从底到下分成若干元素层，可扩展性和通用性最好的元素放置在最底层；验证组件形成步骤；验证环境框架定义步骤：利用脚本组件库将所述验证组件装填，构成实际运行的验证环境。本发明的目的是提供一种基于可扩展验证组件构建验证环境的方法，即使面对复杂芯片的验证时，依旧可以有针对性的快速构建验证环境，大大提升验证环境的构建效率。
一种基于扩展验证组件构建环境方法

[发明专利]一种支持混合精度运算的数据访存方法及装置-CN202211045594.9在审
发明人：陈芳园;李宏亮;吕晖;宁永波;孙红辉;刘骁 -专利权人：无锡江南计算技术研究所
申请日： 2022-08-30 - 公布日： 2022-11-11 - 主分类号： G06F9/50 文献下载
摘要：本发明公开了一种支持混合精度运算的数据访存方法及装置，涉及人工智能技术领域，包括：获取存储数据精度库和运算数据精度库，生成访存指令库；判断访存指令类型；为存储访存指令时，选取对应的访存指令，将与访存指令一起发来的待存储的运算数据转换成目标存储器的存储数据精度格式数据，送入至目标存储器进行存储；为运算访存指令时，选取对应的访存指令，将存储器发出的数据转换成目标运算程序的运算数据精度格式数据，送入至目标运算程序进行运行。本发明使用较小的处理代价，高效实现了统一数据存储格式的目的，且数据精度灵活可配，支持多种精度运算，另外在线的转置模式可以有效提高处理器性能。
一种支持混合精度运算数据方法装置

[发明专利]一种带状态监测的可配置一致性验证系统-CN201910848710.2有效
发明人：李峰;朱巍;吴珊;宁永波;菅陆田;谢军;刘佳季 -专利权人：无锡江南计算技术研究所
申请日： 2019-09-09 - 公布日： 2022-01-07 - 主分类号： G06F12/0831 文献下载
摘要：本发明涉及芯片验证技术领域，具体涉及一种带状态监测的可配置一致性验证方法。本发明通过以下技术方案得以实现的：一种带状态监测的可配置一致性验证系统，包含片上网络以及片上网络连接的核组，每个所述核组包含核心、存储控制器和访存一致性处理部件；所述核心用于生成与发送激励；所述访存一致性处理部件接收来自所述核心发送来的激励并从所述存储控制器中取得结果返还至所述核心；所述核心还用于对所述结果进行验证；还包含动态监测模块。本发明的目的是提供一种带状态监测的可配置一致性验证方法，不仅能快速灵活的构建Cache一致性验证环境，且能动态实时的监测各个模块的状态。
一种状态监测配置一致性验证系统

[发明专利]一种面向异构众核处理器的芯片测试方法及装置-CN202110772402.3在审
发明人：菅陆田;李峰;曹伟;朱巍;宁永波 -专利权人：无锡江南计算技术研究所
申请日： 2021-07-08 - 公布日： 2021-09-14 - 主分类号： G06F11/22 文献下载
摘要：本发明公开了一种面向异构众核处理器的芯片测试方法及装置，该方法包括识别待测异构众核处理器中的各控制核心和各运算核组；在各控制核心中装载相同的控制核心测试向量，并在各运算核心中装载相同的运算核心测试向量；获取待测异构众核处理器的设计频率，在测试环境中分别对所述控制核心测试向量与运算核心测试向量进行并行测试；基于两两比较运算核心测试向量的第一运算结果得到运算核心测试向量的第一测试结果，并基于控制核心测试向量的第二运算结果得到控制核心测试向量的第二测试结果后，合并第一测试结果与第二测试结果，得到最终测试结果。本发明实现了有效减少单片测试，降低测试成本，简化了异构众核处理器芯片的分类标准。
一种面向异构众核处理器芯片测试方法装置

[发明专利]一种针对多种错误类型的片上存储器BIST验证方法-CN201910841142.3有效
发明人：谢军;刘佳季;李峰;朱巍;宁永波;菅陆田;吴珊 -专利权人：无锡江南计算技术研究所
申请日： 2019-09-06 - 公布日： 2021-06-22 - 主分类号： G06F30/30 文献下载
摘要：本发明涉及芯片验证技术领域，具体涉及一种针对多种错误类型的片上存储器BIST验证方法。本发明通过以下技术方案得以实现的：一种针对多种错误类型的片上存储器BIST验证方法，S01、验证环境搭建步骤、S02、激励规则制定步骤、S03、造错模块添加步骤、S04、结果验证步骤。本发明的目的是提供一种针对多种错误类型的片上存储器BIST验证方法，在测试过程中，充分遍历实现BIST测试中所有可出现的错误类型，保证测试修复逻辑的正确性并提升操作效率。
一种针对多种错误类型存储器 bist 验证方法

[发明专利]一种处理器硅前验证用的RTL与参考模型实时比较方法-CN201910850481.8有效
发明人：高剑刚;朱巍;宁永波;李峰;菅陆田;谢军;吴珊;刘佳季 -专利权人：无锡江南计算技术研究所
申请日： 2019-09-10 - 公布日： 2021-04-30 - 主分类号： G06F11/36 文献下载
摘要：一种处理器硅前验证用的RTL与参考模型实时比较方法，属于中央处理器芯片硅前功能正确性验证技术领域。方法包括步骤S01，当监测到RTL的通用寄存器回写信号时，将RTL回写的值记录于Testbench中的RTL缓冲内；步骤S02，比较Testbench中的RTL缓冲中条目和Testbench中参考模型缓冲中条目，若相等，则返回步骤S01，若不相等，则报错退出。本发明能够支持不同体系结构的处理器运行结果的正确性的实时比较，可在处理器的正确性验证中实现指令级的精确结果比较，提高验证环境构建速度和可靠性，提高处理器验证效率，降低处理器验证的难度和门槛。
一种处理器验证 rtl 参考模型实时比较方法

[发明专利]一种访存系统-CN201910846714.7有效
发明人：高剑刚;石嵩;吕晖;宁永波;严忻恺;吴铁彬;刘骁 -专利权人：无锡江南计算技术研究所
申请日： 2019-09-09 - 公布日： 2021-03-02 - 主分类号： G06F3/06 文献下载
摘要：一种访存系统，计算机体系结构与处理器微结构设计技术领域。系统包括存储控制器和存储器；存储器为由两组存储颗粒构成的128位存储器，每组存储颗粒为64位；存储控制器包括用户接口、第一控制通路CCH0、第二控制通路CCH1、第一数据通路DCH0和第二数据通路DCH1；用户接口用于接收上层访存请求并将其分发至第一控制通路CCH0、第二控制通路CCH1、第一数据通路DCH0和第二数据通路DCH1，之后负责收集响应并返回；在单通道模式下，第一控制通路CCH0或第二控制通路CCH1用于同时管理第一数据通路DCH0和第二数据通路DCH1；在双通道模式下，第一控制通路CCH0和第二控制通路CCH1分别管理第一数据通路DCH0和第二数据通路DCH1。本发明能灵活配置成支持高可靠的应用场景和高带宽的应用场景。
一种系统

[发明专利]浮点验证数据空间压缩方法-CN201910861818.5在审
发明人：丁亚军;吴珊;菅陆田;刘佳季;朱巍;宁永波;李峰;谢军 -专利权人：无锡江南计算技术研究所
申请日： 2019-09-12 - 公布日： 2020-02-14 - 主分类号： G06F11/263 文献下载
摘要：本发明涉及计算机设计验证技术领域，具体涉及浮点验证数据空间压缩方法。本发明通过以下技术方案得以实现的：浮点验证数据空间压缩方法，对以下三个内容进行数据空间的压缩：内容一：根据浮点数据格式进行压缩；内容二：根据舍入功能点特殊值进行压缩；内容三：根据溢出功能点特殊值进行压缩；在所述内容一中，对各种浮点格式特殊值构成的排列组合作为激励内容进行验证。本发明的目的是提供一种有效的压缩验证数据空间的方法，对浮点部件进行高效模拟验证，通过对IEEE‑754浮点标准和各种浮点运算算法的深入分析，建立了一套高效的模拟验证环境，在短时间内成功高效完成对浮点部件的验证。
压缩验证数据浮点浮点部件空间压缩模拟验证验证功能点计算机设计浮点格式浮点数据浮点运算排列组合数据空间舍入算法溢出分析成功

[发明专利]一种用于处理器IO寄存器测试激励的可重用方法-CN201910857719.X在审
发明人：菅陆田;谢军;朱巍;宁永波;李峰;吴珊;刘佳季 -专利权人：无锡江南计算技术研究所
申请日： 2019-09-11 - 公布日： 2020-01-17 - 主分类号： G06F11/22 文献下载
摘要：一种用于处理器IO寄存器测试激励的可重用方法，属于计算机体系结构处理器技术领域。方法包括定义IO寄存器读写测试用的父类；在部件级或芯片级的IO接口上，实现继承上述父类的测试子类。本发明不用重复开发同一IO寄存器在不同测试环境下的测试激励，显著减少测试激励开发总量，加快了IO寄存器相关的错误收敛速度，压缩了处理器验证周期。测试激励可继承性良好，易用性增强。
测试激励寄存器父类计算机体系结构处理器技术处理器验证寄存器测试测试环境读写测试可重用芯片级易用性处理器子类收敛测试开发压缩重复继承

[发明专利]芯片测试方法-CN201210325620.3有效
发明人：李强;许晓红;朱巍;菅陆田;谢军;李峰;宁永波 -专利权人：无锡江南计算技术研究所
申请日： 2012-09-05 - 公布日： 2012-11-21 - 主分类号： G01R31/28 文献下载
摘要：本发明提供了一种芯片测试方法。建立用于模拟待测芯片的芯片功能的参考模型。将随机测试激励在参考模型中运行，并且将随机测试激励的运行轨迹利用MD5算法进行压缩，以便得到一个标准参考值。将与随机测试激励一致的随机测试程序和MD5算法程序加载到芯片中，并且，所述MD5算法程序与所述第二步骤中的MD5算法相对应。使芯片运行随机测试程序。使芯片运行MD5算法程序，从而把随机测试激励的运行轨迹压缩成实际运行值。将芯片的实际运行值从芯片中扫描出来。将从芯片中扫描出来的实际运行值与参考模型的标准参考值进行比较，从而验证芯片的功能正确性。
芯片测试方法

1
共 13 条