“吴旭凡”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果18个，建议您升级VIP下载更多相关专利

[发明专利]一种基于理查森外推法的数字微分器及其优化结构-CN202310855999.7有效
发明人： 吴旭凡 -专利权人：上海芯炽科技集团有限公司
申请日： 2023-07-13 - 公布日： 2023-09-26 - 主分类号： G06F7/64 文献下载
摘要：本发明公开一种基于理查森外推法的数字微分器及其优化结构，属于数字信号处理领域，包括第一D触发器~第八D触发器、第一加法器~第六加法器、第一移位寄存器~第三移位寄存器以及第一乘法器~第三乘法器。本发明针对传统的五点数值微分公式来实现微分器提出改进，能实现更宽的有效频带以及更高的精度输出；另外针对外推出的求导公式进一步优化，运用移位寄存器和少量加法代替乘法器，从而减少硬件消耗。本发明大量减少微分器所需要的面积，只需要用到一个乘法器和三个移位寄存器以及少量加法器即可，有更少的硬件优化空间。在关键路径变短以后，在综合实现时时钟频率能做的更高，针对高速电路有更大的优势。
一种基于理查森外推法数字微分及其优化结构

[发明专利]一种基于参考通道的TIADC时间失配误差校准电路-CN202311055264.2在审
发明人： 吴旭凡 -专利权人：上海芯炽科技集团有限公司
申请日： 2023-08-22 - 公布日： 2023-09-19 - 主分类号： H03M1/10 文献下载
摘要：本发明公开一种基于参考通道的TIADC时间失配误差校准电路，属于电子电路领域，将时间失配误差与微分器的误差两者当作一个整体量来同时估计，并补偿回输出结果上。本发明包括估计模块和补偿模块，将参考通道的输出与每个子通道的输出轮流对齐，等价于参考通道中包含各个子通道的理想输出，能被用于提取子通道的时间失配误差。本发明极大的减少了乘法器和加法器的个数，估计模块采用前馈式结构，收敛速度快并且稳定，对宽带信号都有效，能有效解决在特殊频点如#imgabs0#，#imgabs1#等估计以及校准失效的问题；估计模块与补偿模块组合使用同时解决了时间失配误差和微分器的增益失配误差补偿的问题。
一种基于参考通道 tiadc 时间失配误差校准电路

[发明专利]一种半带FIR滤波器电路结构-CN202310874209.X在审
发明人： 吴旭凡 -专利权人：上海芯炽科技集团有限公司
申请日： 2023-07-17 - 公布日： 2023-08-15 - 主分类号： H03H17/02 文献下载
摘要：本发明公开一种半带FIR滤波器电路结构，属于数字信号处理技领域，主要分为对称移位寄存器链、乘加逻辑运算存储模块和累加存储模块三部分。对称移位寄存器链存储滤波器运算所需数据量；乘加逻辑运算存储模块计算滤波器公式中每一阶的运算结果，将每一阶的运算结果根据位宽大小相近的为一组，两两相加后存储在对应寄存器中；累加存储模块将原本在一个时钟周期内将所有阶数的乘加运算结果全部相加得出最终输出，变成通过n步累加来得出最终输出结果，即通过流水线结构实现在几个时钟周期内得出最终结果。
一种 fir 滤波器电路结构

[发明专利]一种补偿TIADC并行采集系统时间偏移误差的方法-CN202310044449.7有效
发明人： 吴旭凡;程剑平;董业民 -专利权人：上海芯炽科技集团有限公司
申请日： 2023-01-30 - 公布日： 2023-05-09 - 主分类号： H03M1/10 文献下载
摘要：本发明公开一种补偿TIADC并行采集系统时间偏移误差的方法，属于高速高精度模拟数字转换领域。该方法包括如下步骤：计算得到子通道带时间失配误差的输出；对子通道带时间失配误差的输出进行校准补偿；采用微分器进行求导，对微分器的输出进行修正。本发明主要在于补偿电路用五点数值微分公式来实现微分器，与直接FIR型滤波器来做求导相比，大量减少微分器所需要的面积；用微分器修正模块对微分器做一次调整以后，补偿后的信号性能明显会优于补偿后。
一种补偿 tiadc 并行采集系统时间偏移误差方法

[发明专利]一种TIADC的采样时间误差数字估计方法-CN202310016166.1有效
发明人： 吴旭凡;程剑平;董业民 -专利权人：上海芯炽科技集团有限公司
申请日： 2023-01-06 - 公布日： 2023-05-09 - 主分类号： H03M1/10 文献下载
摘要：本发明公开一种TIADC的采样时间误差数字估计方法，属于电子电路领域。对于M通道TIADC，将其M个输出信号通过希尔伯特滤波器，得到变换后发生90度相移的复信号；将M通道TIADC相邻通道的输出信号相乘得到，将通过希尔伯特滤波器变换后相邻通道的信号相乘得到，；将和相加，并通过三角和差公式得到，对其通过滑动平均器进行滑动平均后得到；通过反余弦函数得到相邻通道采样时间误差的差值；假设采样时间误差之和为0，并联立解出采样时间误差的数值。本发明适用于任意通道数的TIADC。在硬件实现时可以复用加法器和乘法器以减少硬件资源的消耗，因此本发明所消耗的硬件资源较少。
一种 tiadc 采样时间误差数字估计方法

[发明专利]一种基于自相关的时钟失配估计算法-CN202211683682.1在审
发明人： 吴旭凡;程剑平;董业民 -专利权人：上海芯炽科技集团有限公司
申请日： 2022-12-27 - 公布日： 2023-04-07 - 主分类号： H03M1/12 文献下载
摘要：本发明公开一种基于自相关的时钟失配估计算法，属于数模电路转换领域。在M通道的TIADC中，计算出相邻两通道之间乘积的期望；通过相应的公式变换得到其他通道相对于第一通道的时间误差；将得到的时钟误差送入一个迭代方程来逼近真实的误差，并使用一个变步长的算法来加速迭代的过程；将经过迭代的时间误差送入校准模块中进行通道的校准操作；用校准完成后的数据继续计算相邻两通道之间乘积的期望。本发明通过变步长LMS算法来提高所估计的时钟误差的收敛速度，迭代步长能随着迭代次数的增加而逐渐减少，通过设置初值和最小值确保算法稳定收敛，既能使估计量快速收敛，也能保证估计量的精确性高。
一种基于相关时钟失配估计算法

[发明专利]一种自举开关结构-CN202211398043.0在审
发明人： 吴旭凡;程剑平;董业民 -专利权人：上海芯炽集成电路技术有限公司
申请日： 2022-11-09 - 公布日： 2023-01-31 - 主分类号： H03K17/30 文献下载
摘要：本发明公开一种自举开关结构，属于集成电路领域，包括电流源I0和I1、阻性器件M1、M2和NMOS管MSW；其中，电流源I0和I1的输入端均连接电源电压VCC，电流源I1的输出端同时连接阻性器件M1的一端和NMOS管MSW的栅端，电流源I0的输出端同时连接阻性器件M0的一端和NMOS管MSW的源端；阻性器件M1的另一端接时钟信号VSW；阻性器件M0的另一端接地；NMOS管MSW的漏端为输出端D。本发明结构简单实用，易于调节所保护节点的电压，适用范围广。相比于单独MOS管开关和CMOS开关，通过自举的方式，使得NMOS管MSW的栅源电压VGS维持在VDD，从而导通电阻仅与时钟信号的最大值VDD有关，与输入信号大小无关，因此该结构具有更高线性度。
一种开关结构

[发明专利]一种带边沿检测的低延迟异步时钟分频电路-CN202211140479.X有效
发明人： 吴旭凡;董业民;张振伟 -专利权人：上海芯炽科技集团有限公司
申请日： 2022-09-20 - 公布日： 2022-12-06 - 主分类号： H03K21/40 文献下载
摘要：本发明公开一种带边沿检测的低延迟异步时钟分频电路，属于电子电路领域。在分频电路的基础上进行设计，对复位信号进行同步处理，能够显著降低分频电路中亚稳态情况产生的概率，避免信号传输中的毛刺和不稳定现象；并通过适当的逻辑电路产生各个触发器的复位信号，对整体分频电路的时序进行合理控制，该结构能够有效地提高系统的稳定性和可靠性。本发明相较于传统的双触发器同步电路具有更低的延迟时间。经分析，传统电路结构的延迟时间至少2个时钟周期。该电路同时在时钟的上升沿和下降沿做同步检测，能够实现延迟时间最大不超过1个时钟周期。
一种边沿检测延迟异步时钟分频电路

[发明专利]一种快速响应的低压差线性稳压电路-CN202211205154.5有效
发明人： 吴旭凡;董业民;张振伟 -专利权人：上海芯炽科技集团有限公司
申请日： 2022-09-30 - 公布日： 2022-12-06 - 主分类号： G05F1/56 文献下载
摘要：本发明公开一种快速响应的低压差线性稳压电路，属于电源电路领域。所述快速响应的低压差线性稳压电路包括了运放部分、超级源跟随器部分、负载电流检测部分以及压控电阻部分。超级源跟随器的引入，很大程度地增强了电路的输出驱动能力；负载电流检测部分可以将负载电流的变化转化成一个控制量，对电路进行控制。将电流变化转化成一个控制电压，来控制压控电阻；压控电阻的实现方式有很多种。本发明实现了一种输出纹波低、响应速度快的LDO设计，在宽范围的负载电流变化条件下，能快速将输出电压拉回所需值，且纹波很小。
一种快速响应低压线性稳压电路

[发明专利]多级信号选择电路、时序调整系统及方法-CN202011454590.7在审
发明人：姜玉洁;龚正辉;吴旭凡;单毅;陈晓杰 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2020-12-10 - 公布日： 2022-06-14 - 主分类号： H03K17/284 文献下载
摘要：本发明提供一种多级信号选择电路、时序调整系统及方法，包括：多级信号选择模块，对输入信号进行多级延迟，输出多级延迟信号；选通模块，基于控制信号选择对应的延迟信号输出；时序调整电路，基于多级信号选择电路输出的时钟信号对超导控制信号进行采样，以得到用于CMOS电路的控制信号。本发明的多级信号选择电路、时序调整系统及方法解决了超导电路与CMOS电路信号交换及同步的时序调节问题，针对时钟信号等需要延迟的信号进行时序上的选择和延迟调节，更加有效地满足CMOS电路及SRAM的工作需求。
多级信号选择电路时序调整系统方法

[发明专利]一种用于高速模数转换器的占空比可调电路-CN202111449330.5有效
发明人： 吴旭凡;董业民 -专利权人：广东芯炽集成电路技术有限公司
申请日： 2021-12-01 - 公布日： 2022-02-08 - 主分类号： H03K3/017 文献下载
摘要：本发明公开一种用于高速模数转换器的占空比可调电路，属于集成电路领域，包括时钟延时部分和占空比调整部分；所述时钟延时部分包括占空比检测电路和延时电路，所述占空比检测电路采集所述占空比可调电路的输出时钟信号并转换为电压源，所述延时电路对输入时钟进行延时，延时的大小受到电压源的影响，电压源电压越大，延时越小；电压源电压越小，延时越大；所述占空比调整部分包括多路选择器和占空比调整电路，所述多路选择器通过控制信号EN_DCC选择是否启用占空比调整功能，所述占空比调整电路产生输出时钟信号至占空比检测电路，并且控制输出时钟信号的上升沿和下降沿，调整占空比稳定在50%。
一种用于高速转换器可调电路

[发明专利]一种用于高速模数转换器的精确延时电路结构-CN202111015396.3在审
发明人： 吴旭凡;董业民 -专利权人：广东芯炽集成电路技术有限公司
申请日： 2021-08-31 - 公布日： 2021-11-26 - 主分类号： H03M1/12 文献下载
摘要：本发明公开一种用于高速模数转换器的精确延时电路结构，属于集成电路领域，包括NMOS管Q1和PMOS管Q2，NMOS管Q1的漏端和PMOS管Q2的漏端之间串联有高精度电阻R1和高精度电阻R2。电阻R1和电阻R2的阻值远远大于MOS管的导通电阻Ron。在上拉网络与下拉网络中各自加入一个高精度电阻来控制计算每一级反相器的延时，使每一级反相器的延时不再主要受NMOS管或者PMOS管导通电阻控制，而是由所引入的电阻和负载电容所决定，进而达到精准延时的效果。通过改变高精度电阻的大小，调整每一路信号的延时，让所有输入信号都高度对齐；加入的高精度电阻，一来可以适当增加延时大小，拉长读取数据所需要的建立时间或者保持时间，二来能稳定每次读取数据的时间大小，不会忽长忽短。
一种用于高速转换器精确延时电路结构

[发明专利]一种用于高速ADC的可配置精确延时电路结构-CN202111015397.8在审
发明人： 吴旭凡;董业民 -专利权人：广东芯炽集成电路技术有限公司
申请日： 2021-08-31 - 公布日： 2021-11-26 - 主分类号： H03M1/12 文献下载
摘要：本发明公开一种用于高速ADC的可配置精确延时电路结构，属于电子电路领域，包括PMOS管P1、NMOS管N1和电容CL，PMOS管P1的栅端和NMOS管N1的栅端共同连接输入电压Vin，PMOS管P1的漏端和NMOS管N1的漏端共同连接输出电压Vout，电容CL的一端连接输出电压Vout，另一端接地；还包括电阻R1和电阻R2和若干个电容，所述电阻R1串联在所述PMOS管P1的漏端，所述电阻R2串联在所述NMOS管N1的漏端；若干个电容，并联在所述电容CL和输出电压Vout之间，并联在所述电容CL和输出电压Vout之间的每个电容上，分别串联有一个开关管；所述开关管为NMOS管，其漏端分别与对应的电容相连，源端均接地。
一种用于高速 adc 配置精确延时电路结构

[发明专利]一种用于高速模数转换器的可配置振荡器电路-CN202111017244.7在审
发明人： 吴旭凡;董业民 -专利权人：广东芯炽集成电路技术有限公司
申请日： 2021-08-31 - 公布日： 2021-11-23 - 主分类号： H03L7/099 文献下载
摘要：本发明公开一种用于高速模数转换器的可配置振荡器电路，属于振荡器领域，包括环形振荡器，还包括可调RC延迟电路；所述可调RC延迟电路通过调整不同数量的电阻和电容接入环形振荡器，控制该振荡器的振荡频率。本发明通过在环形振荡器电路中添加若干高精度的电阻和电容，可以精确地控制环路延时，从而控制振荡频率；在环路和电阻电容之间添加开关，通过开关选择接入电路的电阻和电容大小或者数目，总的阻容大小不同，环路的传输延时随之改变，从而实现振荡频率的配置。
一种用于高速转换器配置振荡器电路

[发明专利]一种用于高速模数转换器烧录OTP的电源开关-CN202111036350.X有效
发明人： 吴旭凡;董业民 -专利权人：广东芯炽集成电路技术有限公司
申请日： 2021-09-06 - 公布日： 2021-11-16 - 主分类号： H03K17/081 文献下载
摘要：本发明公开一种用于高速模数转换器烧录OTP的电源开关，属于电源开关领域，包括NMOS管M1和M2、PMOS管M3、电阻R1‑R5、缓冲器I1和反相器I2；NMOS管M1的源极接NMOS管M2的漏极，NMOS管M1的漏极接PMOS管M3的栅极；NMOS管M2的栅极接反相器I2的输出端，NMOS管M2的源极接公共地DVSS；PMOS管M3的栅极接电阻R5的第一端，源极接电阻R3的第一端，漏极通过电阻R4接工作电压DVDD；电阻R3的第二端和电阻R5的第二端均接烧录电压VPP。电阻R1和电阻R2串联，缓冲器I1的输入端接在电阻R1和电阻R2之间，缓冲器I1的输出端接反相器I2的输入端；电阻R1的第一端接烧录电压VPP，第二端接电阻R2的第一端，电阻R2的第二端接公共地DVSS。
一种用于高速转换器 otp 电源开关

1
2
下一页»
尾页
共 18 条