“吕西安·约翰内斯·布伦默斯”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果19个，建议您升级VIP下载更多相关专利

[发明专利]三角积分调制器中复制和消除斩波折叠误差的系统和方法-CN202211194785.1在审
发明人： 吕西安·约翰内斯·布伦默斯;马尔赛洛·甘泽利;张晨明;皮耶路易吉·琴奇 -专利权人：恩智浦有限公司
申请日： 2022-09-27 - 公布日： 2023-03-31 - 主分类号： H03M3/00 文献下载
摘要：一种在三角积分调制器中复制和消除斩波折叠误差的系统和方法。所述调制器可以包括：耦合到量化器的环路滤波器，所述量化器提供数字信号；斩波器电路，其在斩波频率下对所述环路滤波器的模拟信号进行斩波；以及斩波折叠误差消除电路，其复制和消除所述斩波器电路的斩波折叠误差以提供校正的数字信号。数字斩波器或乘法器对所述数字信号进行斩波以提供斩波的数字信号，并且所述斩波的数字信号被放大或乘以增益值或进行数字滤波以复制所述斩波折叠误差，接着从所述数字信号减去所述斩波折叠误差以进行校正。可调整所述斩波频率的定时和占空比。定时和占空比调整可以与滤波一起校准。
三角积分调制器复制消除波折误差系统方法

[发明专利]∑Δ调制器及其方法-CN202110722726.6在审
发明人：张晨明;马尔赛洛·甘泽利;皮耶路易吉·琴奇;吕西安·约翰内斯·布伦默斯 -专利权人：恩智浦有限公司
申请日： 2021-06-28 - 公布日： 2023-01-13 - 主分类号： H03M3/00 文献下载
摘要：∑Δ调制器包括被配置为接收输入模拟信号的输入端；被配置为从输入模拟信号中减去反馈模拟信号的求和点；第一级，包括耦合到求和点的低通滤波器，其中低通滤波器被配置为生成第一滤波信号；耦合到低通滤波器的第二级，用于通过有源滤波器产生第二滤波信号；耦合到第二级的后端级，其中后端级包括模数转换器，其被配置为通过以预定采样频率(fs)采样将第二滤波信号转换为数字输出信号；以及用于将数字输出信号路由到求和点的反馈路径，其中反馈路径包括数模转换器，将数字输出信号转换为反馈模拟信号。
调制器及其方法

[发明专利]三角积分模数转换器中的高速额外环路延迟补偿技术-CN202210090238.2在审
发明人：张晨明;吕西安·约翰内斯·布伦默斯;穆罕默德·博拉特凯尔 -专利权人：恩智浦有限公司
申请日： 2022-01-25 - 公布日： 2022-07-26 - 主分类号： H03M3/00 文献下载
摘要：本公开大体上涉及用于连续时间三角积分模数转换器(ADC)的技术。所述连续时间三角积分ADC可以包括与电流舵额外环路延迟(ELD)数模转换器(DAC)并联的前馈电容器，并且通过在Gm单元的传递函数中创建零，可以恢复ELD反馈环路稳定和主反馈环路两者。因此，可以实现所述连续时间三角积分ADC的性能和稳定性。另外，所述连续时间三角积分ADC中的求和节点可以使所述连续时间三角积分ADC的架构设计变得灵活。
三角积分转换器中的高速额外环路延迟补偿技术

[发明专利]∑-Δ模数转换器中的数模转换器线性化技术-CN202210085827.1在审
发明人：张晨明;吕西安·约翰内斯·布伦默斯;沙衮·巴约里亚 -专利权人：恩智浦有限公司
申请日： 2022-01-25 - 公布日： 2022-07-26 - 主分类号： H03M3/00 文献下载
摘要：本公开大体上涉及连续时间∑‑ΔADC中的数模转换器(DAC)线性化技术。∑‑ΔADC可配置有多位量化器以用于各种应用。这些应用可能需要宽带宽、高分辨率、高线性、高能效的ADC。在一些实施例中，多位DAC的失配可能会导致实现高线性性能的瓶颈。一些线性化技术可实现高线性性能。然而，对于高速∑‑ΔADC，所述DAC被配置为反馈回路的一部分。现有的线性化技术常常会增加所述反馈回路中的延迟，这是不期望的。本公开的各个方面通过改变所述多位量化器的参考来改进线性化技术。因此，这减少了∑‑Δ调制器的所述反馈回路中的延迟，这对于高速∑‑ΔADC是有利的。
转换器中的数模转换器线性化技术

[发明专利]数据处理器-CN201611042355.2有效
发明人：简·尼霍夫;沙衮·巴约里亚;穆罕默德·博拉特凯尔;罗伯特·鲁滕;吕西安·约翰内斯·布伦默斯;汉斯·布里克尔曼斯 -专利权人：恩智浦有限公司
申请日： 2016-11-21 - 公布日： 2022-04-05 - 主分类号： H03M1/12 文献下载
摘要：本公开提出一种处理器，所述处理器包括：用于接收第一接收器信号的第一接收器节点；用于接收第二接收器信号的第二接收器节点；用于耦合到数字基带处理器的第一输出节点；用于耦合到所述数字基带处理器的第二输出节点；在所述第一接收器节点和所述第一输出节点之间延伸的第一现用数据管道。
数据处理器

[发明专利]∑-Δ调制器-CN201610524237.9有效
发明人： 吕西安·约翰内斯·布伦默斯;穆罕默德·博拉特凯尔 -专利权人：恩智浦有限公司
申请日： 2016-07-05 - 公布日： 2021-11-05 - 主分类号： H03M3/00 文献下载
摘要：一种∑‑Δ调制器，其包括：彼此串联的多个滤波器级，其中所述多个滤波器级中的至少一个被配置成提供滤波器输出信号；以及多个增益级，每个增益级被配置成提供增益输出信号。所述∑‑Δ调制器还包括：滤波器输出切换元件，所述滤波器输出切换元件被配置成将所述滤波器输出信号选择性地耦合到所述多个增益级中的一个增益级的输入端；以及多个滤波器输入切换元件。所述多个滤波器输入切换元件中的每一个与所述多个滤波器级中的一个相关联，其中所述多个滤波器输入切换元件被配置成将所述增益级输出信号中的一个选择性地耦合到所述多个滤波器级中的其相关联的一个滤波器级的输入端。
调制器

[发明专利]三角积分调制器、集成电路和三角积分方法-CN202011135148.8在审
发明人：张晨明;吕西安·约翰内斯·布伦默斯;穆罕默德·博拉特凯尔 -专利权人：恩智浦有限公司
申请日： 2020-10-21 - 公布日： 2021-04-30 - 主分类号： H03M3/02 文献下载
摘要：N位连续时间三角积分调制器SDM包括：输入，其被配置成接收输入模拟信号；第一求和点，其被配置成从输入模拟信号减去反馈模拟信号；回路滤波器，其被配置成对来自第一求和点的输出信号进行滤波：N位模数转换器ADC，其包括被配置成将滤波后模拟输出信号转换成数字输出信号的至少一个1位ADC，其中每个1位ADC包括至少一对比较器锁存器；以及反馈路径，其用于将数字输出信号路由到第一求和点。ADC包括校准电路或可操作地耦合到校准电路，校准电路耦合到至少一对比较器锁存器的输入和输出，且响应于相应校准信号的锁存后输出而校准比较器锁存器的比较器误差。
三角积分调制器集成电路方法

[发明专利]具有负电容补偿的比较器-CN202010562731.0在审
发明人：沙衮·巴约里亚;吕西安·约翰内斯·布伦默斯 -专利权人：恩智浦有限公司
申请日： 2020-06-18 - 公布日： 2020-12-29 - 主分类号： H03M1/34 文献下载
摘要：本发明提供一种高速比较器电路。所述电路包括放大器部分、锁存器部分和负电容部分。所述放大器部分包括耦合以接收模拟信号的输入端，以及输出端。所述锁存器部分耦合到所述放大器部分。所述锁存器部分配置成基于所述模拟信号在所述输出端提供数字值。所述负电容部分耦合到所述输出端。所述负电容部分配置成消除耦合在所述第一输出端的寄生电容。
具有电容补偿比较

[发明专利]接收器电路-CN201710268915.4有效
发明人：穆罕默德·博拉特凯尔;吕西安·约翰内斯·布伦默斯 -专利权人：恩智浦有限公司
申请日： 2017-04-21 - 公布日： 2020-12-04 - 主分类号： H04B1/12 文献下载
摘要：本发明提供一种接收器电路，所述接收器电路包括：输入端，其被配置成接收输入信号；前馈ADC，其被配置成基于所述输入信号提供前馈数字信号；前馈DAC，其被配置成基于所述前馈数字信号提供前馈模拟信号；前馈减法器，其被配置成基于所述前馈模拟信号与所述输入信号之间的差异提供误差信号；误差LNA，其被配置成基于所述误差信号提供经放大误差信号；误差ADC，其被配置成基于所述经放大误差信号提供数字经放大误差信号；混频器，其被配置成下变频所述输入端与所述误差ADC之间的信号路径中的信号；和误差抵消块，其被配置成基于所述数字经放大误差信号与所述前馈数字信号之间的差异提供误差抵消信号。
接收器电路

[发明专利]用于连续时间SIGMA-DELTA模数转换器的亚稳性整形技术-CN202010384709.1在审
发明人：张晨明;吕西安·约翰内斯·布伦默斯;穆罕默德·博拉特凯尔 -专利权人：恩智浦有限公司
申请日： 2020-05-08 - 公布日： 2020-11-10 - 主分类号： H03M3/00 文献下载
摘要：本申请公开了用于连续时间SIGMA‑DELTA模数转换器的亚稳性整形方法及装置。在一个实施例中，所述方法包括使用第一反馈环路来补偿与所述第一反馈环路的第一量化器和第一DAC相关联的第一额外环路延迟(ELD)。所述第一量化器将第一量化器输出提供给第二反馈环路。第二反馈环路补偿与所述第二反馈环路的第二量化器和第二DAC相关联的第二ELD。所述第二量化器减小与所述第一量化器输出相关联的亚稳定性误差。
用于连续时间 sigma delta 转换器亚稳性整形技术

[发明专利]信号处理与转换-CN201910966955.5在审
发明人：罗伯特·鲁滕;马西莫·恰奇;曼弗雷德·楚普克;吕西安·约翰内斯·布伦默斯;约翰内斯·胡伯图斯·安托尼奥斯·布雷克尔曼斯;穆罕默德·博拉特凯尔;沙衮·巴约里亚;苏海尔·巴赫拉米 -专利权人：恩智浦有限公司
申请日： 2019-10-11 - 公布日： 2020-04-21 - 主分类号： H03M1/10 文献下载
摘要：本公开的各方面涉及补偿模数转换器电路(ADC)中的误差。就如可以根据一个或多个实施例实施的，一种设备和/或方法涉及使用来自数模转换器电路(DAC)的输出将模拟信号转换成数字信号的ADC。补偿电路通过以下生成补偿输出：对于提供到所述DAC的相应信号部分，基于所述信号部分到模拟信号的转换与提供到所述DAC的所述信号部分的值之间的不相容性生成反馈信号。基于所述DAC的具有增益的信号输入生成补偿输出，所述增益基于所述反馈信号而施加。
信号处理转换

[发明专利]无线通信单元、调制电路及其频率相关调节方法-CN201910022361.9在审
发明人： 吕西安·约翰内斯·布伦默斯 -专利权人：恩智浦有限公司
申请日： 2019-01-09 - 公布日： 2019-07-19 - 主分类号： H04B7/08 文献下载
摘要：描述一种通信单元，所述通信单元包括：至少一个天线；多个射频(RF)电路，其分别耦合到至少一个天线；至少一个∑‑Δ调制器，其包括多个级，每个级包括至少一个信号前馈系数、滤波器和反馈增益元件，所述至少一个∑‑Δ调制器耦合到所述多个RF电路且被配置成执行∑‑Δ调制；和控制器，其可操作地耦合到所述至少一个∑‑Δ调制器。所述至少一个∑‑Δ调制器包括被配置成接收多个多相输入信号的输入且所述控制器被配置成当组合所述多个多相输入信号时调节所述至少一个∑‑Δ调制器的所述至少一个信号前馈系数。
调制器耦合到通信单元信号前馈控制器天线配置滤波器无线通信单元调制电路反馈增益方法描述可操作地频率相关射频调制电路

[发明专利]Sigma‑Delta调制器-CN201410174068.1有效
发明人： 吕西安·约翰内斯·布伦默斯 -专利权人： NXP股份有限公司
申请日： 2014-04-28 - 公布日： 2017-09-08 - 主分类号： H03M3/00 文献下载
摘要：一种Sigma‑Delta调制器(300)，包括第一滤波器级(304)；与第一滤波器级(304)串联的第二滤波器级(306)；在第二滤波器级(306)的输出与第二滤波器级(306)的输入之间的第一反馈通路(311)，第一反馈通路(311)包括第一增益级(308；308′)，从而第一反馈通路(311)配置为提供第一增益值；以及在第二滤波器级(306)的输出与第一滤波器级(304)的输入之间的第二反馈通路(313)，第二反馈通路包括第二增益级(309；310′)，从而第二反馈通路(313)配置为提供第二增益值。第二增益值不同于第一增益值。
sigma delta 调制器

[发明专利]差分求和节点-CN201610979786.5在审
发明人：沙衮·巴约里亚;穆罕默德·博拉特凯尔;罗伯特·鲁滕;吕西安·约翰内斯·布伦默斯;汉斯·布里克尔曼斯;简·尼霍夫 -专利权人：恩智浦有限公司
申请日： 2016-11-08 - 公布日： 2017-08-15 - 主分类号： H03M3/00 文献下载
摘要：本发明提供了一种用于对第一差分信号和第二差分信号进行求和的求和节点。第一差分信号和第二差分信号中的每个差分信号包括相应的直接信号分量和逆向信号分量。该求和节点包括第一差分晶体管对，该第一差分晶体管对包括第一输入端和第二输入端并且耦合到第一输出端和第二输出端。该求和节点另外包括第二差分晶体管对，该第二差分晶体管对包括第三输入端和第四输入端并且耦合到第一输出端和第二输出端。第一输入端和第四输入端分别耦合到第一差分信号的直接信号分量和逆向信号分量，并且第二输入端和第三输入端分别耦合到第二差分信号的直接信号分量和逆向信号分量。
求和节点

[发明专利]频率合成器-CN201080014386.1有效
发明人：萨尔瓦托·德拉戈;法比奥·塞巴斯蒂亚诺;多米尼克斯·马蒂纳斯·威廉默斯·莱纳特;吕西安·约翰内斯·布伦默斯;布拉姆·诺塔 -专利权人： NXP股份有限公司
申请日： 2010-03-30 - 公布日： 2017-06-27 - 主分类号： H03K3/03 文献下载
摘要：一种用于无线电收发机的低功率频率合成器电路(30)，合成器电路包括数字受控振荡器(33)，配置为产生具有频率的输出信号(F0)，通过输入数字控制字(DCW)控制频率；连接在数字受控振荡器的输出和输入之间的反馈环(35‑38)，配置为向数字受控振荡器的输入提供数字控制字，数字控制字来自从输入频率控制字(FCW)和输出信号中获得的误差；以及与数字受控振荡器和反馈环连接的占空比模块(32)，配置为产生多个控制信号，以在输入参考时钟信号(RefClock)的设定部分时钟周期，周期性地使能和禁用数字受控振荡器。
频率合成器

1
2
下一页»
尾页
共 19 条