“齐翔羽”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8个，建议您升级VIP下载更多相关专利

[发明专利]一种NOR闪存器件的制造方法-CN202310024737.6在审
发明人：段松汉;齐翔羽;王虎;顾林;佟宇鑫 -专利权人：华虹半导体（无锡）有限公司
申请日： 2023-01-09 - 公布日： 2023-04-21 - 主分类号： H10B41/35 文献下载
摘要：本发明提供一种NOR闪存器件的制造方法，包括提供衬底，该衬底上形成有栅极结构；淀积ONO层并刻蚀以形成第一侧墙，ONO层包括减薄的第一氧化物层、氮化物层和加厚的第二氧化物层；对Cell区进行源漏极离子注入；淀积SiN层并刻蚀以形成第二侧墙；对外围区进行源漏极离子注入；淀积SAB并进行光刻刻蚀工艺；对衬底表面进行预清洗处理；采用磷酸湿法刻蚀所述第一侧墙的氮化物层以降低第一侧墙的高度和厚度；淀积NiPt、TiN。本发明淀积减薄的第一氧化物层、氮化物层和加厚的第二氧化物层为第一侧墙，在形成金属硅化物前，采用高选择比的磷酸湿法刻蚀侧墙SiN，减薄了侧墙厚度及高度，减小ILD沉积深宽比，且对存储单元区和外围区电性没有影响，提升Nor Flash ILD填充性能。
一种 nor 闪存器件制造方法

[发明专利]一种NOR闪存器件的制造方法-CN202310024658.5在审
发明人： 齐翔羽;段松汉;佟宇鑫;顾林;王虎 -专利权人：华虹半导体（无锡）有限公司
申请日： 2023-01-09 - 公布日： 2023-04-04 - 主分类号： H10B41/35 文献下载
摘要：本发明提供一种NOR闪存器件的制造方法，包括提供衬底，该衬底上形成有栅极结构；淀积ONO层，ONO层包括减薄的HTO层、减薄的SiN层和加厚的TEOS层；对ONO层进行刻蚀以形成第一侧墙；刻蚀去除外围区的TEOS层；利用光刻工艺在衬底中形成源极区域和漏极区域；刻蚀去除存储单元区的TEOS层；对存储单元区进行源漏极离子注入；淀积TEOS层并刻蚀以形成第二侧墙；对外围区进行源漏极离子注入。本发明在对ONO层刻蚀形成第一侧墙时按照时间进行刻蚀，保留一定厚度的TEOS层，使SiN层无损失，再通过湿法工艺去除该TEOS层，然后第二次淀积TEOS层，使得后续侧墙刻蚀窗口得到有效提升，避免了有源区损伤或者SIN残留现象的发生，提升了Nor闪存器件ILD的填充性能。
一种 nor 闪存器件制造方法

[发明专利]NOR Flash的工艺方法-CN202011415083.2有效
发明人：李志林;齐翔羽 -专利权人：华虹半导体（无锡）有限公司
申请日： 2020-12-07 - 公布日： 2022-10-04 - 主分类号： H01L27/1157 文献下载
摘要：本发明公开了一种NOR Flash的工艺方法：第一步，划分NOR Flash的存储单元区域以及外围区域，分别制作各个隔离阱，形成阈值电压调节注入层，并淀积形成存储单元区域多晶硅以及外围区域多晶硅；第二步，通过掩膜版定义刻蚀打开存储单元区域多晶硅的窗口，将存储单元区域多晶硅暴露；第三步，对打开的存储单元区域多晶硅的窗口内的存储单元区域多晶硅进行回刻蚀，然后去除光刻胶；第四步，在衬底整体表面淀积层间介质。本发明在淀积层间介质之前先对存储单元区域的多晶硅进行一次回刻蚀，降低存储器单元多晶硅厚度，减少了存储器单元多晶硅与外围区域多晶硅之间的高度差，层间介质淀积过程中避免了空洞的形成，也提高了存储器单元多晶硅区域的接触孔填充能力。
nor flash 工艺方法

[发明专利]Nor flash控制栅填充工艺、系统及设备-CN202111561564.9在审
发明人： 齐翔羽;杜怡行;顾林;王虎;张继亮 -专利权人：华虹半导体（无锡）有限公司
申请日： 2021-12-16 - 公布日： 2022-04-05 - 主分类号： H01L27/11521 文献下载
摘要：本发明属于半导体技术领域，具体涉及一种Nor flash控制栅填充工艺、系统及设备，其包括：在闪存器件的ONO DEP后生长CG Dpoly和LPSIN；将PERI区的Dpoly去除；去除后生长一层Upoly；去除Cell区的Upoly，并去除掉LPSIN；以及进行CG ET和GP ET，实现了采用具有较强填充性的D‑Poly工艺进行填充Cell CG,为避免D‑Poly影响PERI LOG的device性能；因此将CG D‑Poly和Gate U‑Poly区分Process,采用3层Poly DEP工艺方式提升Nor flash CG填充window。
nor flash 控制填充工艺系统设备

[发明专利]半导体结构的形成方法-CN202111520638.4在审
发明人：段松汉;齐翔羽;薛立平;佟宇鑫;顾林;王虎 -专利权人：华虹半导体（无锡）有限公司
申请日： 2021-12-13 - 公布日： 2022-03-22 - 主分类号： H01L27/11521 文献下载
摘要：一种半导体结构的形成方法，包括：回刻蚀所述第一介质材料层和第二介质材料层直至暴露出所述刻蚀停止层，在所述第一开口侧壁以及所述第三栅极侧壁形成第一侧墙，所述第一侧墙包括第一介质层和第二介质层，以所述第一介质材料层形成第一介质层，以所述第二介质材料层形成第二介质层；以所述第一侧墙为掩膜，在所述第一开口下方的存储区内形成存储漏区；在形成所述存储漏区后，去除所述第一开口内的所述第二介质层；去除所述第一开口内的所述第二介质层后，在所述第一开口侧壁、所述第三栅极侧壁形成第二侧墙，所述第二侧墙的厚度小于所述第二介质层的厚度，利于后续层间介质层在第一栅极和第二栅极之间的填充，从而提高器件的性能。
半导体结构形成方法

[发明专利]半导体结构的形成方法-CN202111520633.1在审
发明人：薛立平;段松汉;齐翔羽;佟宇鑫;顾林;王虎 -专利权人：华虹半导体（无锡）有限公司
申请日： 2021-12-13 - 公布日： 2022-03-22 - 主分类号： H01L27/11521 文献下载
摘要：一种半导体结构的形成方法，包括：在所述第一栅极、所述若干第二栅极和所述若干第三栅极的侧壁和顶部表面以及衬底上形成第一介质材料层以及位于所述第一介质材料层上的第一侧墙材料层；回刻蚀所述第一侧墙材料层直至暴露出所述第一介质材料层表面，在所述第一开口侧壁以及所述第三栅极侧壁形成第一侧墙；以所述第一侧墙为掩膜，在所述第一开口下方的存储区内形成存储漏区；在形成所述存储漏区后，去除所述第一开口内的所述第一侧墙；去除所述第一开口内的所述第一侧墙后，在所述第一开口侧壁、所述第三栅极侧壁形成第二侧墙，所述第二侧墙的厚度小于所述第一侧墙的厚度，利于层间介质层在第一栅极和第二栅极之间的填充，从而提高器件的性能。
半导体结构形成方法

[发明专利]NOR Flash的工艺方法-CN202011576202.2在审
发明人： 齐翔羽;李志林;顾林;何应春 -专利权人：华虹半导体（无锡）有限公司
申请日： 2020-12-28 - 公布日： 2021-04-30 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种NOR Flash的工艺方法，包含：首先在衬底上进行多晶硅沉积，然后进行光刻及刻蚀形成控制栅，再刻蚀形成存储管栅极，进行N/P型LDD离子注入，形成自对准源极；在自对准源极两侧沉积氧化层形成自对准源极的侧墙并进行1000摄氏度温度下的退火；沉积形成接触孔侧墙，完成重掺杂离子注入以及热退火。本发明所述的工艺方法，提高了器件的循环擦除特性，提高Flash的擦除能力。
nor flash 工艺方法

[发明专利]一种改善690MPa级低C中Mn高强韧中厚板焊接接头低温冲击韧性的焊后热处理方法-CN201710155706.9有效
发明人： 齐翔羽;杜林秀;胡军;张彬;翁镭;吴红艳 -专利权人：东北大学
申请日： 2017-03-16 - 公布日： 2018-03-27 - 主分类号： C22C38/58 文献下载
摘要：本发明公开一种改善690MPa级低C中Mn高强韧中厚板焊接接头低温冲击韧性的焊后热处理方法，是一种α+γ两相区回火的焊后热处理方法，以提高中厚板焊接接头的低温冲击韧性；所述的中厚板组织为回火马氏体及细小稳定的逆转变奥氏体；本发明的优点焊后热处理工艺不仅消除了焊接产生的热应力、排除焊缝在焊接过程中产生的氢脆，而且均匀了焊缝和热影响区的组织、细化焊缝和热影响区的晶粒，使焊缝金属与母材金属更好地融合。焊后经α+γ两相区回火热处理后的焊接接头性能优良屈服强度、抗拉强度均高于母材，延伸率≥20％，熔合线、粗晶区及细晶区‑40℃冲击功≥47J，满足Q690D级的焊接接头低温冲击韧性要求。此外，本发明方法操作过程简单，易实现工业化批量生产。
一种改善 690 mpa mn 强韧厚板焊接接头低温冲击韧性热处理方法

1
共 8 条