“高淑怡”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果21个，建议您升级VIP下载更多相关专利

[发明专利]电路设计方法及相关的电脑程序产品-CN201910189695.5有效
发明人：罗翊修;吴宛儒;陈勇仁;罗幼岚;高淑怡 -专利权人：瑞昱半导体股份有限公司
申请日： 2019-03-13 - 公布日： 2023-09-08 - 主分类号： G06F30/398 文献下载
摘要：本发明公开一种电路设计方法及相关的电脑程序产品。该电路设计方法包含有以下步骤：产生一门级网表；根据该门级网表以决定出一电路中的至少一个特定元件，其中该至少一个特定元件的输出永远是一个固定值；以及使用一箝位元件来替换该至少一个特定元件的功能，以产生一更新后门级网表。
电路设计方法相关电脑程序产品

[发明专利]决定集成电路之电压及找出电压与电路参数之关系的方法-CN201811365095.1有效
发明人：陈英杰;余美俪;罗幼岚;林欣樟;高淑怡 -专利权人：瑞昱半导体股份有限公司
申请日： 2018-11-16 - 公布日： 2023-07-25 - 主分类号： G06F30/3315 文献下载
摘要：本发明披露一种决定集成电路之电压及找出电压与电路参数之关系的方法。决定IC之电压的方法包含：依据电路设计进行一静态时序分析，以得到该电路设计之一关键路径的数据，再据以产生一网表；依据一标准电压及多个预设参数对网表执行电路参数模拟以及蒙特卡罗模拟，以分别得到电路参数参考值以及多个电路参数值的方差；依据预设电压范围执行适应性电压调整分析，以得到电压与电路参数关系，该电压与电路参数关系指出该预设电压范围内多个预设电压的每一个所关联的电路参数偏移达到了多少个方差；以及依据该标准电压测试IC，以得到该IC之电路参数测试值，并依据该电路参数测试值与该电路参数参考值之差以及该电压与电路参数关系，决定IC之供应电压。
决定集成电路电压找出电路参数关系方法

[发明专利]电路设计系统与检查方法-CN201810418634.7有效
发明人： 高淑怡;罗幼岚;李孟蓉;林筠菁 -专利权人：瑞昱半导体股份有限公司
申请日： 2018-05-04 - 公布日： 2023-05-16 - 主分类号： G06F30/398 文献下载
摘要：本申请公开了电路设计系统与检查方法。该检查方法包含下列操作：藉由处理器分析网表文件，以取得芯片中用于输出信号的第一节点，其中网表文件描述芯片的电路结构；藉由处理器根据网表文件与第一节点，寻找关联于信号的多个候选节点；以及藉由处理器确认这些候选节点中的任一者是否连接至防干扰电路，以确认该信号是否已为无干扰状态。
电路设计系统检查方法

[发明专利]电路结构、电源开启方法以及电源开启规划方法-CN201910223409.2有效
发明人：刘建成;吴韵如;张云智;高淑怡 -专利权人：瑞昱半导体股份有限公司
申请日： 2019-03-22 - 公布日： 2022-04-19 - 主分类号： H02M1/36 文献下载
摘要：本发明涉及一种电路结构、电源开启方法以及电源开启规划方法。一种电路结构，电性连接一电源，电路结构包括：第一电路模块，包括一第一模块电源开关以及多个电路，第一模块电源开关电性连接电源，其中，第一电路模块具有一第一模块电流；以及第二电路模块，包括一第二模块电源开关以及多个电路，第二模块电源开关电性连接电源，其中，第二电路模块具有一第二模块电流；其中，第一模块电源开关以及第二模块电源开关的一开启顺序是根据第一模块电流以及第二模块电流的大小而决定。
电路结构电源开启方法以及规划

[发明专利]电路编码方法与电路架构的辨识方法-CN201710289164.4有效
发明人：林筠菁;李孟蓉;罗幼岚;高淑怡;刘建男;楼禹慷;林庆和 -专利权人：瑞昱半导体股份有限公司
申请日： 2017-04-27 - 公布日： 2021-12-10 - 主分类号： G06F30/367 文献下载
摘要：本发明揭露了电路编码方法与电路架构的辨识方法。电路编码方法应用于一电路的电路架构辨识流程。电路编码方法包含：将该电路所有电晶体逐一选取为目标电晶体；当该目标电晶体的一端点电性连接(DC Connect)该电压源或接地埠，将该端点的一端点值加上一第一数值；当该目标电晶体的该端点电性连接该电压源及该参考电压以外的端点，将该端点的该端点值加上一第二数值；以及以该目标电晶体的复数个端点值的集合作为该目标电晶体的一电晶体特征码。
电路编码方法架构辨识

[发明专利]混合信号电路系统模拟方法及电子装置-CN201610510277.8有效
发明人：陈英杰;余美俪;王鼎雄;罗幼岚;高淑怡 -专利权人：瑞昱半导体股份有限公司
申请日： 2016-06-30 - 公布日： 2021-07-13 - 主分类号： G06F30/367 文献下载
摘要：本发明公开了一种混合信号电路系统模拟方法及电子装置，其中该方法包含:检测一电路系统中所包含的多个暂存器的位置以及一时钟信号，其中该电路系统为一混合信号电路系统；对耦接于任意两个暂存器之间的一电路区块执行一时序分析转换操作以得到一转换后电路系统；以及对该转换后电路系统执行一静态时序分析操作；其中当该电路区块可转换为一组合电路区块时，该时序分析转换操作包含:将该电路区块转换为该组合电路区块，其中该组合电路区块为逻辑门层次。本发明的混合信号电路系统模拟方法对电路系统中多个暂存器之间的电路区块进行时序分析转换操作，使得模拟结果更加准确。
混合信号电路系统模拟方法电子装置

[发明专利]电路检查方法及电子设备-CN201911357609.3在审
发明人：林筠菁;李孟蓉;罗幼岚;高淑怡 -专利权人：瑞昱半导体股份有限公司
申请日： 2019-12-25 - 公布日： 2021-06-25 - 主分类号： G01R31/30 文献下载
摘要：本案揭露一种电路检查方法及电子设备，适于一待测电路，待测电路具有与至少一电晶体元件的闸极电压相关的至少一第一节点及其他复数个第二节点。电路检查方法包含设定待测电路的复数个输入介面埠的端点电压；依据待测电路的导通路径及电晶体元件的闸极电压，取得第一节点的第一节点电压；依据导通路径、端点电压及第一节点电压，取得每一第二节点的第二节点电压；以及应用第一节点电压及第二节点电压，对待测电路进行电路静态检查。
电路检查方法电子设备

[发明专利]电源轨设计方法、装置及其非瞬时计算机可读介质-CN201911046322.9在审
发明人：黄晟宸;吴韵如;林欣樟;高淑怡;陈志展;许家荣;林立镒 -专利权人：瑞昱半导体股份有限公司
申请日： 2019-10-30 - 公布日： 2021-05-04 - 主分类号： G06F30/39 文献下载
摘要：本公开涉及一种电源轨设计方法、装置及其非瞬时计算机可读介质，该方法包含：在集成电路设计档中，辨识多个电源轨以及所对应的多个电源区域；对于集成电路设计档中经由布局及绕线后产生的多个电路单元进行设计规范验证，以获取对应于各电源区域中的电源轨的多个未违规电路区域；以及将集成电路设计档的电源轨对应至少部分未违规电路区域进行加宽，以占据至少部分未违规电路区域。
电源设计方法装置及其瞬时计算机可读介质

[发明专利]电源金属线规划方法-CN201910625936.6在审
发明人：潘信玮;林立镒;张云智;高淑怡 -专利权人：瑞昱半导体股份有限公司
申请日： 2019-07-11 - 公布日： 2021-01-29 - 主分类号： G06F30/392 文献下载
摘要：本发明提供一种电源金属线规划方法，包含选择规划一区块，此区块包含第一金属层及其下方的第二金属层，第一金属层具有第一方向的多条第一金属线，第二金属层具有第二方向的多条第二金属线，此区块具有沿第一方向的长度和沿第二方向的宽度。根据区块的长度与宽度的比例，进行线宽调整程序，以调整每一第一金属线的第一线宽和每一第二金属线的第二线宽，以便在不影响电压降的条件下，避免发生绕线拥挤(routing congestion)。
电源金属线规划方法

[发明专利]检测电路的引脚关联性的方法及其计算机处理系统-CN201910656110.6在审
发明人：许家绫;王鼎雄;李孟蓉;罗幼岚;高淑怡 -专利权人：瑞昱半导体股份有限公司
申请日： 2019-07-19 - 公布日： 2021-01-19 - 主分类号： G06F30/3315 文献下载
摘要：本发明公开了一种检测电路的引脚关联性的方法及其计算机处理系统。该方法包括：取得描述电路的电路描述档案；取得该电路的至少一数据引脚及至少一频率引脚；将该电路转换至单元层级；在单元层级中，追踪该电路以找出与该频率引脚耦接的多个触发器；在单元层级中，追踪该电路以找出与该数据引脚耦接的目标触发器；以及根据目标触发器的数据信号及频率信号，判断数据引脚及频率引脚是否相关联。
检测电路引脚关联性方法及其计算机处理系统

[发明专利]集成电路设计方法与其非瞬时计算机可读介质-CN201910517277.4在审
发明人：蔡宜青;林立镒;张云智;高淑怡 -专利权人：瑞昱半导体股份有限公司
申请日： 2019-06-14 - 公布日： 2020-12-15 - 主分类号： G06F30/39 文献下载
摘要：本发明涉及集成电路设计方法与其非瞬时计算机可读介质。一种集成电路设计方法，包含：自集成电路设计档获取频率树结构；以正反器为出发点，判断频率树结构中的各频率单元所位于的分支相对正反器的分支阶层数；计算每两个正反器间最接近的共同分支的共同分支阶层数；自集成电路设计档获取扫描链结构；判断每两个正反器间的布线距离及频率差异；根据每两个正反器间的共同分支阶层数、布线距离及频率差异，计算成本；根据扫描链结构判断正反器中的起点及终点，进一步根据成本，计算正反器由起点至终点具有最小成本的路径；以及更新集成电路设计档的扫描链结构的串接顺序。
集成电路设计方法与其瞬时计算机可读介质

[发明专利]集成电路设计数据库产生方法以及集成电路设计方法-CN201910610025.6在审
发明人：黄思颖;余美俪;罗幼岚;高淑怡 -专利权人：瑞昱半导体股份有限公司
申请日： 2019-07-08 - 公布日： 2020-11-27 - 主分类号： G06F30/33 文献下载
摘要：本发明公开了集成电路设计数据库产生方法以及集成电路设计方法。一种集成电路设计方法包含：(a)接收至少一第一筛选参数；(b)根据该第一筛选参数从一延迟量数据库读取符合该第一筛选参数的单元(cell)延迟量信息，该延迟量数据库包含同一该单元对应同一类但具有不同数值的运行参数的多个延迟量；以及(c)根据该单元延迟量信息显示至少一该单元以及相对应的该延迟量的相关信息。
集成电路设计数据库产生方法以及

[发明专利]使用模拟软件产生电路布局的方法-CN201910357312.0在审
发明人：刘建成;刘时志;张云智;高淑怡 -专利权人：瑞昱半导体股份有限公司
申请日： 2019-04-29 - 公布日： 2020-11-17 - 主分类号： G06F30/392 文献下载
摘要：使用模拟软件产生电路布局的方法，包含以下步骤：(A).在一电路板上规划出多个区块，其中所述区块中每一区块包含：一操作空间以及一预留空间；(B).根据至少一特定条件来决定所述区块中预留空间的大小；(C).根据至少一判断条件来决定是否调整步骤(B)中所决定出的所述区块中预留空间的大小；以及(D).当步骤(C)判断不需要调整时，根据步骤(B)中所决定出的所述区块中预留空间的大小来产生该电路布局。
使用模拟软件产生电路布局方法

[发明专利]检测电路故障的方法及其装置-CN201910299160.3在审
发明人：罗翊修;陈勇仁;罗幼岚;高淑怡 -专利权人：瑞昱半导体股份有限公司
申请日： 2019-04-15 - 公布日： 2020-10-30 - 主分类号： G06F30/398 文献下载
摘要：本公开涉及一种检测电路故障的方法及其装置，该方法用于一缓存器传输层级设计时间，该方法包含有：从基于该RTL设计时间的一电路模型中，取得每个缓存器的各个信号点；根据每个缓存器的各个信号点，产生一属性列表，其中该属性列表包含各个信号点欲验证的一属性；根据该电路模型及该属性列表，进行一正规验证操作，用来决定在该电路模型中，该属性列表中的各个信号点的该属性是否成立；以及根据属性不成立的信号点，产生一电路故障原因。
检测电路故障方法及其装置

[发明专利]用于适应性电压缩放的方法与装置-CN201810637183.6在审
发明人：余美俪;陈英杰;罗幼岚;林欣樟;高淑怡 -专利权人：瑞昱半导体股份有限公司
申请日： 2018-06-20 - 公布日： 2019-12-27 - 主分类号： G06F17/50 文献下载
摘要：本发明提供一种用于适应性电压缩放的方法与装置。该方法可包含：读取一电路模拟网络清单描述档、一电路设计数据库、以及一路径清单；依据该电路设计数据库建立该整体设计的多个最小单元中之每一最小单元在多种电压位准下之延迟变异数据库；利用一初始电压位准以将该初始电压位准施加于该整体设计，并且进行该整体设计之静态时序分析，以判断该路径清单中是否存在一时序违规路径；以及依据是否存在该时序违规路径，选择性地调整该驱动电压之该电压位准且重新进行该静态时序分析，直到不存在任何时序违规路径。
整体设计电路设计数据库静态时序分析初始电压电压位准时序违规最小单元位准读取电路模拟网络驱动电压电压缩描述档违规延迟数据库施加

1
2
下一页»
尾页
共 21 条