“铃谷信人”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置-CN202210966728.4在审
发明人：大塚靖夫;铃谷信人 -专利权人：铠侠股份有限公司
申请日： 2022-08-12 - 公布日： 2023-06-16 - 主分类号： H01L23/52 文献下载
摘要：提供能够抑制信号品质降低的半导体装置。本实施方式的半导体装置具备：基板，其具有第一面和设于所述第一面上的第一焊盘及第二焊盘；芯片层叠体，其层叠有多个第一半导体芯片，该第一半导体芯片具有与所述第一面对置的第二面、所述第二面的相反侧第三面和设于所述第三面上的第三焊盘及第四焊盘；第一线组，其包含将所述第一焊盘与所述第一半导体芯片各自的所述第三焊盘电连接的多个第一线；第二线，其将所述第二焊盘与多个所述第一半导体芯片中的最靠近所述基板的所述第一半导体芯片的所述第四焊盘电连接；以及第三线，其将多个所述第一半导体芯片各自的所述第四焊盘电连接。
半导体装置

[发明专利]半导体装置-CN202110020961.9在审
发明人：佐野努;丸山一哉;高久悟;铃谷信人 -专利权人：铠侠股份有限公司
申请日： 2021-01-06 - 公布日： 2021-09-14 - 主分类号： H01L25/065 文献下载
摘要：实施方式的半导体装置具有：衬底，设置着第1端子、第2端子、及多个第3端子；1个以上的半导体存储芯片，具有多个第1垫、多个第2垫、及多个第3垫；第1键合线，将第1端子与多个第1垫电连接；第2键合线，将第2端子与多个第2垫电连接；多条第3键合线，将多个第3端子与多个第3垫电连接；第4键合线，跨多条第3键合线中的至少1条，在多个第1垫上与第1键合线连接；或/及第5键合线，跨多条第3键合线中的至少1条，在多个第2垫上与第2键合线连接。
半导体装置

[发明专利]半导体装置-CN201410454214.6有效
发明人： 铃谷信人;中村三昌;尾山胜彦;川村英树;青木秀夫 -专利权人：东芝存储器株式会社
申请日： 2014-09-05 - 公布日： 2019-06-14 - 主分类号： H01L23/31 文献下载
摘要：本发明提供一种减少基板上的配线间的串扰的半导体装置。实施方式的半导体装置具备绝缘基板、第1、第2半导体芯片、多个连接端子、外部端子、多个连接构件、多条数据信号配线、及导体层。绝缘基板具有第1及第2主面。第1半导体芯片配置在第1主面上。第2半导体芯片配置在第1半导体芯片上，且控制该第1半导体芯片。多个连接端子配置在第1主面上。外部端子配置在第2主面上。多条数据信号配线具有：一端，其连接于多个连接端子的任一者；另一端，其连接于第1半导体芯片或外部端子；及中间部，其在第1主面上的特定的区域内相互邻接而配置。导体层间隔地覆盖特定的区域，且具有导电性及顺磁性。
半导体装置

[发明专利]半导体存储装置-CN201510996104.7有效
发明人：谷本亮;铃谷信人;神山洋平;太田邦夫 -专利权人：东芝存储器株式会社
申请日： 2015-12-25 - 公布日： 2018-10-19 - 主分类号： H01L23/12 文献下载
摘要：本发明的实施方式提供一种能抑制信号的品质下降的半导体存储装置。实施方式的半导体存储装置具有：布线基板，包括第1至第3接合垫、具有电连接于第1接合垫的一端和另一端的第1布线、具有电连接于第2接合垫的一端和电连接于第1布线的另一端的另一端的第2布线、及具有电连接于第3接合垫的一端和电连接于第1布线的另一端与第2布线的另一端的连接部的另一端的第3布线；存储器，具有包括第1EEPROM芯片的第1存储器芯片积层部和包括第2EEPROM芯片的第2存储器芯片积层部；存储器控制器；及第1接合线至第3接合线。
半导体存储装置

1
共 4 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top