“郑冠镐”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果11个，建议您升级VIP下载更多相关专利

[发明专利]具有球焊盘的基板、半导体封装体以及制造方法-CN201410226778.4有效
发明人：柳宗雨;郑冠镐 -专利权人：爱思开海力士有限公司
申请日： 2014-05-26 - 公布日： 2019-03-08 - 主分类号： H01L23/488 文献下载
摘要：一种封装体基板包括：核心层，具有彼此相对的第一表面和第二表面；球焊盘焊垫，被设置在核心层的第一表面上；开口，穿过核心层以暴露出球焊盘焊垫；虚设球焊盘，被设置在核心层的第二表面上以包围开口，虚设球焊盘包括至少一个子图案和至少一个排气孔。还提供了相关的半导体封装体和相关的方法。
具有球焊半导体封装以及制造方法

[发明专利]半导体封装体及其制造方法-CN201410205880.6有效
发明人：裵振浩;郑冠镐;河晟权;金宗铉;闵复奎;申宰源 -专利权人：爱思开海力士有限公司
申请日： 2014-05-15 - 公布日： 2018-08-21 - 主分类号： H01L21/60 文献下载
摘要：一种制造半导体封装体的方法包括以下步骤：形成条状基板，所述条状基板包括：多个单元基板、第一接地连接焊盘、第二接地连接焊盘和测试布线，其中多个单元基板中的每个单元基板被提供具有在单元基板的第一表面上的第一连接焊盘和第二连接焊盘，并且每个单元基板通过插入锯线而彼此电隔离和物理隔离，第一接地连接焊盘形成在相应的单元基板上，第一接地连接焊盘中的每个与在相应的单元基板之上的第一连接焊盘电耦接，第二接地连接焊盘形成在单元基板的第一表面上的锯线上，并且与单元基板电隔离，以及测试布线形成在锯线上，测试布线与单元基板电隔离，并且与第二接地连接焊盘电耦接；以及将半导体芯片附着到相应的单元基板上。
半导体封装及其制造方法

[发明专利]嵌入式封装件及其制造方法-CN201210046568.8有效
发明人： 郑冠镐 -专利权人：海力士半导体有限公司
申请日： 2012-02-27 - 公布日： 2017-06-09 - 主分类号： H01L23/488 文献下载
摘要：一种嵌入式封装件及其制造方法，该嵌入式封装件包括半导体芯片，分成单元区域和外围区域，具有第一表面和背向第一表面的第二表面，并且包括第一表面上的单元区域中形成的集成电路、第一表面上的外围区域中形成的接合焊盘以及接合焊盘之上形成的凸块；芯层，连接到半导体芯片的第二表面；绝缘部件，形成在包括半导体芯片的芯层之上，并且具有露出凸块的开口；以及电路配线，形成在绝缘部件和凸块之上，并且电连接到凸块，其中单元区域中形成的绝缘部件的厚度大于凸块的高度。
嵌入式封装及其制造方法

[发明专利]嵌入式封装体及其制造方法、电子系统、及存储卡-CN201410059220.1在审
发明人：李相龙;郑冠镐;金承知;南宗铉;金时韩 -专利权人：爱思开海力士有限公司
申请日： 2014-02-21 - 公布日： 2014-12-24 - 主分类号： H01L23/48 文献下载
摘要：本发明公开了一种嵌入式封装体及其制造方法。该嵌入式封装体包括：芯片，附着至核心层的第一表面；多个凸块，在芯片的与核心层相反的表面上；及第一绝缘层，包围核心层、芯片及多个凸块。第一绝缘层具有设置在部分的第一绝缘层中以露出多个凸块的沟槽。
嵌入式封装及其制造方法电子系统存储

[发明专利]用于半导体封装的凸块、半导体封装及堆叠半导体封装-CN201010625229.6无效
发明人：金基永;郑冠镐;玄盛皓;朴明根;裵振浩 -专利权人：海力士半导体有限公司
申请日： 2010-12-30 - 公布日： 2012-05-16 - 主分类号： H01L23/00 文献下载
摘要：本发明提供一种用于半导体封装的凸块、具有凸块的半导体封装及堆叠半导体封装。该凸块包括：第一凸块，形成在半导体芯片上并且具有至少两个焊盘部和连接该焊盘部且具有比焊盘部小的线宽的连接部；以及第二凸块，形成在第一凸块上并且以半球形状突出在该第一凸块的焊盘部上。
用于半导体封装堆叠

[发明专利]堆叠封装-CN201110225232.3有效
发明人：裵振浩;郑冠镐;李雄宣 -专利权人：海力士半导体有限公司
申请日： 2011-06-16 - 公布日： 2011-12-21 - 主分类号： H01L23/488 文献下载
摘要：一种堆叠封装，包括：核心层，具有第一表面和第二表面，且包括第一电路布线；第一半导体器件，设置在核心层的第二表面上；第一树脂层，形成在核心层的第二表面上以覆盖第一半导体器件；第二电路布线，形成在第一树脂层上并且电连接第一半导体器件；第二半导体器件，设置在包括第二电路布线的第一树脂层之上并且电连接第二电路布线；第二树脂层，形成在第二电路布线和第一树脂层上以覆盖第二半导体器件；以及多个通路图案，形成为贯穿第一树脂层和核心层，并且电连接第一电路布线和第二电路布线。
堆叠封装

[发明专利]具有半导体芯片的电路板-CN200910211880.6有效
发明人：李雄宣;郑冠镐;金基永 -专利权人：海力士半导体有限公司
申请日： 2009-11-09 - 公布日： 2011-01-05 - 主分类号： H01L23/48 文献下载
摘要：一种电路板，包括具有上表面和连接至所述上表面的侧表面的半导体芯片。在半导体芯片的上表面上设置焊垫。在焊垫上设置凸块并且凸块从焊垫突出预定高度。电路板主体具有凹陷部，并且半导体芯片位于凹陷部中，使得电路板主体覆盖半导体芯片的上表面和侧表面，同时暴露出凸块的一端。在电路板主体上设置配线，并且配线的一部分位于凸块上方。在配线位于凸块上方的部分的一部分中形成开口以暴露出凸块。增强构件物理连接和电连接暴露的凸块和配线。
具有半导体芯片电路板

[发明专利]具有芯片选通电极的半导体封装和堆叠半导体封装-CN200910134523.4无效
发明人： 郑冠镐 -专利权人：海力士半导体有限公司
申请日： 2009-04-17 - 公布日： 2009-10-28 - 主分类号： H01L23/48 文献下载
摘要：本发明提供包括多个堆叠半导体芯片的堆叠半导体封装，每个堆叠半导体芯片都具有电路单元、数据焊垫及芯片选择焊垫。该多个堆叠半导体芯片还包括多个芯片选通电极。芯片选通电极贯穿芯片选择焊垫和半导体芯片，并且芯片选通电极接收芯片选择信号。半导体芯片的芯片选择焊垫电连接到用以接收芯片选择信号来选择半导体芯片的芯片选通电极。芯片选择焊垫与芯片选通电极电绝缘，以便接收芯片选择信号来选择不同的半导体芯片。
具有芯片通电半导体封装堆叠

[发明专利]半导体封装及其制造方法-CN200810002436.9无效
发明人： 郑冠镐 -专利权人：海力士半导体有限公司
申请日： 2008-01-07 - 公布日： 2009-03-18 - 主分类号： H01L25/00 文献下载
摘要：本发明公开了一种半导体封装及其制造方法。该半导体封装包含半导体封装模块，该半导体封装模块具有形成于绝缘基板上的电路图案，通过凸块电连接至每个电路图案的至少两个半导体芯片，以及填入该半导体模块的任何开放空间中的绝缘构件。盖板形成于半导体封装模块的上部，穿透电极穿透半导体封装。穿透电极电连接至电路图案。所述半导体封装改进了例如尺寸、可靠性、翘曲防止与迅速散热的重要特性。
半导体封装及其制造方法

[发明专利]叠层封装及其制造方法-CN200710196246.0无效
发明人： 郑冠镐 -专利权人：海力士半导体有限公司
申请日： 2007-11-30 - 公布日： 2008-12-31 - 主分类号： H01L25/00 文献下载
摘要：本发明公开了一种叠层封装及其制造方法。所述叠层封装包括放置的第一和第二半导体芯片，使得所述叠层封装的其上形成结合焊垫的表面相互面对；形成于第一和第二半导体芯片内的多个贯穿硅通路；和成于第一和第二半导体芯片的表面上从而连接所述贯穿硅通路至对应的结合焊垫的多个再分布层形，其中所述第一和第二半导体芯片的再分布层相互接触。通过用这种方式形成叠层封装，可以防止在制造工艺期间形成的捡取误差和裂纹，并且因此可以可靠地形成叠层封装。
封装及其制造方法

[发明专利]可补偿不同形式封装的尺寸差异的晶片级封装-CN200710096101.3无效
发明人：梁胜宅;郑冠镐 -专利权人：海力士半导体有限公司
申请日： 2007-04-13 - 公布日： 2008-05-14 - 主分类号： H01L23/482 文献下载
摘要：一种晶片级封装，包括在其前表面具有多个焊接垫的半导体芯片；下绝缘层，在半导体芯片上形成，使得焊接垫暴露；在下绝缘层上形成的重新分布线，该重新分布线的第一末端与焊接垫连接；上绝缘层，在包括重新分布线的下绝缘层上形成，其中部分的重新分布线暴露；焊锡球，附着在重新分布线暴露的部分；以及盖，覆盖于半导体芯片后表面。
补偿不同形式封装尺寸差异晶片

1
共 11 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top