“袁财政”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]一种基于实时故障滤波数据的配电网自动重合闸判断方法-CN202011223358.2有效
发明人：段盼;杨作红;邹密;赵岩;袁财政;吴俊男;张奔;何娅 -专利权人：重庆邮电大学
申请日： 2020-11-05 - 公布日： 2023-10-24 - 主分类号： G01R31/08 文献下载
摘要：本发明涉及一种基于实时故障滤波数据的配电网自动重合闸判断方法，属于电网技术领域。该方法包括以下步骤：S1：建立基于小波变换的故障提取模型；S2：建立故障综合研判‑支持向量机分类模型；S3：仿真建模与分析。利用小波变换提取三相电压三相电流和零序电流作为特征量，并将小波分析后的小波系数重构作为支持向量机的数据集，算法模型训练数据来源于实际录波数据，增加了模型的可靠性和实用性，识别准确率接近90％。算法模型搭建完成后利用仿真数据来测试算法模型，准确率达到95％，进一步证实了本算法模型的可行性。
一种基于实时故障滤波数据配电网自动合闸判断方法

[发明专利]时域交织型模数转换器时间偏差的数字校准系统及方法-CN202211066106.2有效
发明人：袁军;罗宸彬;赵汝法;王巍;吴亮波;赵强;孟祥胜;袁财政 -专利权人：重庆邮电大学
申请日： 2022-09-01 - 公布日： 2023-09-26 - 主分类号： H03M1/10 文献下载
摘要：本发明请求保护一种应用于时域交织型模数转换器之中，将通道间的时钟偏差消除，解决了时域交织型模数转换器由于时钟偏差的存在降低ADC性能的问题。其中，所述方法通过将四个通道的数字输出码提取出来，按顺序排列之后，以第一个输出的数字码作为基准，将第一个通道的输出码与其他三个通道的数字码进行运算，通过若干个乘加单元，将每个通道与第一个通道的时钟偏差计算出来，利用电压与微分的关系，将由于时钟偏差产生的误差电压去除，以达到消除时钟偏差对于ADC的动态性能的影响。该校准方法无需额外参考通道，对于输入信号无特定要求，只需要一个校准周期就能将多个通道同时校准完成，控制逻辑简单，可以达到以较小的代价快速校准时钟偏差的目的。
时域交织型模数转换器时间偏差数字校准系统方法

[发明专利]一种基于RISC-V指令集的可重构音频降噪加速器及方法-CN202310512461.6在审
发明人：袁军;赵强;袁财政;孟祥胜;周秋月;刘小龙;魏建聪 -专利权人：重庆邮电大学
申请日： 2023-05-08 - 公布日： 2023-08-25 - 主分类号： G10K11/178 文献下载
摘要：本发明请求保护一种基于RISC‑V指令集的可重构音频降噪加速器及方法，属于集成电路技术领域，主要包括：RISC‑V处理器内核、音频降噪协处理器、NICE接口控制。其中RISC‑V处理器内核通过NICE接口控制与音频降噪协处理器相连接，RISC‑V处理器内核、音频降噪协处理器与NICE接口电路控制组成基于RISC‑V指令集的可重构音频降噪加速器。创新点在于RISC‑V指令集的音频降噪加速器采用指令紧耦合连接设计，减少数据搬运所需时间，提升性能并降低功耗；同时加速器电路采用硬件重构思想，用少量的资源实现不同的运算功能，一定程度上减少了资源消耗并缩减加速器所占面积；最后提出一种加法树可选配置电路以平衡面积、资源与性能。
一种基于 risc 指令可重构音频加速器方法

[发明专利]一种基于FPGA的脉动折叠式FXRLS滤波器设计方法-CN202211111139.4在审
发明人：袁军;袁财政;唐青松;孙楷京 -专利权人：重庆邮电大学
申请日： 2022-09-13 - 公布日： 2022-12-09 - 主分类号： H03H21/00 文献下载
摘要：本发明请求保护一种基于FPGA的脉动折叠式FXRLS滤波器设计方法。主要包括三个部分：(1)FXRLS滤波器设计(2)脉动FXRLS滤波器设计(3)折叠式FXRLS滤波器设计。本发明的创新点在于脉动结构以增加面积为代价提高了系统的速度。另一方面，折叠技术使用较少的硬件资源。收缩和折叠结构的组合提供了速度的提高和面积的减小。本文提出了一种将收缩结构和折叠结构相结合的新思想，并将其应用于x‑滤波递归最小二乘(FXRLS)等自适应滤波器中。对所设计的结构进行了心电图(ECG)信号中的噪声消除测试，并对所有滤波器的不同阶数的结果进行了分析。从分析中可以看出，与传统FXRLS结构相比，所提出的脉动结构中的折叠FXRLS中提高了7.24％，提出的脉动结构中的组合折叠显示面积和延迟减少18.35％。
一种基于 fpga 脉动折叠式 fxrls 滤波器设计方法

[发明专利]一种基于FBFULMS算法的有源噪声控制系统的设计方法-CN202210891877.9在审
发明人：袁军;孟祥胜;袁财政;赵强;凌鉴;刘忱琛;墙松 -专利权人：重庆邮电大学
申请日： 2022-07-27 - 公布日： 2022-11-01 - 主分类号： G10K11/178 文献下载
摘要：本发明请求保护一种基于FBFULMS算法的有源噪声控制系统的设计方法。主要包括三个部分：(1)NFBLMS滤波设计(2)MFBLMS滤波设计(3)FBFULMS滤波器设计。本发明的创新点在于采用频域块滤波U最小均方(FBFULMS)算法结构，通过二次路径建模确保了系统的稳定性和快速收敛速度。结果表明当输入激励为压缩机噪声数据时，所提出的FBFULMS算法通过39个迭代步骤实现了高达26dBA的噪声衰减。最后，采用XILINX Artix7‑100TFPGA作为核心控制模块进行硬件设计。其测量结果表明，该方法有效地衰减了压缩机目标区域的低频和中频噪声，尤其是在误差传声器处，测量噪声降低高达20dBA，收敛时间约为60ms。
一种基于 fbfulms 算法有源噪声控制系统设计方法

[发明专利]一种基于FPGA的流水线MFxLMS滤波器设计方法-CN202210890617.X在审
发明人：袁军;孟祥胜;袁财政;赵强;凌鉴;刘忱琛 -专利权人：重庆邮电大学
申请日： 2022-07-27 - 公布日： 2022-10-14 - 主分类号： H03H21/00 文献下载
摘要：本发明请求保护一种基于FPGA的流水线MFxLMS滤波器设计方法，属于数字信号处理领域，主要包括2个部分：(1)MFxLMS滤波器设计(2)流水线MFxLMS滤波器设计。本发明创新点在于采用流水线来改善MFxLMS滤波器的收敛性、吞吐量和功耗，该结构滤波器收敛性和稳定性接近MFxLMS滤波器，其吞吐量是MFxLMS滤波器的2倍；所提出的8抽头滤波器结构与现有最佳结构相比时钟速度提高34.28％，功耗降低4.76％。
一种基于 fpga 流水线 mfxlms 滤波器设计方法

[发明专利]一种基于C4.5算法和BP神经元的配电网故障辅助决策方法-CN202110505290.5有效
发明人：杨作红;魏诗骐;张奔;赵岩;何娅;袁财政;吴俊男;张连芳;刘峰佚;时英桥;徐康滔 -专利权人：重庆邮电大学
申请日： 2021-05-10 - 公布日： 2022-09-20 - 主分类号： G06N3/08 文献下载
摘要：本发明涉及一种基于C4.5算法和BP神经元的配电网故障辅助决策方法，属于电力系统领域。该方法包括以下步骤：S1：整合电网各监控平台数据，结合调控人员日常使用需求进行分类优化阶段；S2：基于C4.5算法，确定电网事故等级，制定多层级告警策略；S3：基于BP神经网络，对电网事故进行辅助决策，最后输出辅助决策方案。本发明改进了现有的配电网故障辅助决策方案，能够用于配网故障信息的筛选分类、分层告警以及辅助决策，建立更高效、更快速的辅助决策模型。
一种基于 c4 算法 bp 神经元配电网故障辅助决策方法

[发明专利]一种基于分布式算法的高吞吐量LMS自适应滤波器-CN202210404643.7在审
发明人：袁军;李军;袁财政;赵强;孟祥胜;王巍;王冠宇;赵汝法 -专利权人：重庆邮电大学
申请日： 2022-04-18 - 公布日： 2022-08-12 - 主分类号： H03H21/00 文献下载
摘要：本发明请求保护一种基于分布式算法的高吞吐量LMS自适应滤波器。主要包括3个部分：(1)基于DA的控制模块设计(2)基于DA的辅助模块设计(3)基于DA的滤波器模块设计。本发明目的在于针对LMS自适应滤波器，构建高吞吐量和低功耗的自适应滤波器结构。创新点在于相比较传统的LMS自适应滤波器结构，本发明提出了基于DA的辅助模块，该模块使用具有特殊寻址的辅助查找表，该查找表存储输入样本的所有可能的组合，克服了每次自适应滤波器运行时，都需要更新LUT的问题，同时相比较传统的MAC单元有着更高的吞吐量，且该设计可以很容易被重新配置，可以匹配广泛的性能要求。
一种基于分布式算法吞吐量 lms 自适应滤波器

[发明专利]一种基于FPGA的高速Delay-FxLMS滤波器设计方法-CN202210121800.3在审
发明人：袁军;袁财政;孟祥胜;赵强;李军;王巍;王冠宇;李勤 -专利权人：重庆邮电大学
申请日： 2022-02-09 - 公布日： 2022-05-20 - 主分类号： H03H21/00 文献下载
摘要：本发明请求保护一种基于FPGA的高速Delay‑FxLMS滤波器设计方法。主要包括三个部分：(1)DF‑DFxLMS滤波器设计(2)TF‑RDFxLMS滤波器设计(3)HS‑TF‑RDFxLMS滤波器设计。本发明的创新点在于采用延时分解算法来解决时延量增加和输出滞后导致滤波器收敛性下降问题，然后对自适应滤波模块和次级路径模块进行转置操作进一步减小关键路径来提高系统的时钟速度，通过优化电路子模块来减小整个电路寄存器数量；最后在关键路径不变前提下，采用硬件共享思想实现TF‑RDFxLMS滤波器的面积/速度权衡。实验结果表明，该文提出的算法收敛速度是DFxLMS算法的3.5倍,关键路径缩短了其HS‑TF‑RDFxLMS滤波器时钟速度相比于TF‑RDFxLMS滤波器降低了4％，但LUT和FF的资源分别节约了10％和28％。
一种基于 fpga 高速 delay fxlms 滤波器设计方法

1
共 9 条