专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果11个,建议您升级VIP下载更多相关专利
  • [发明专利]一种集成于FPGA的动态多启动电路与FPGA-CN202110267498.8有效
  • 蔡旭伟;张亭亭;古生霖;王兴兴;贾红;陈维新;韦嶔;程显志 - 厦门智多晶科技有限公司
  • 2021-03-11 - 2023-10-27 - G11C16/08
  • 本发明涉及一种集成于FPGA的动态多启动电路与FPGA,该电路包括:接收模块、重配置触发模块、地址选择模块以及重配置模块,其中,接收模块,用于接收编码数据;重配置触发模块,用于对编码数据进行译码,得到译码数据,并判断译码数据是否与预设的重配置特征码匹配,若匹配则触发重配置,并根据匹配的重配置特征码选取对应的重配置模式;地址选择模块,用于读取地址选择控制字,并根据地址选择控制字选择相应模式的启动地址;重配置模块,用于根据选取的重配置模式以及启动地址读取配置数据完成重配置过程。本发明的集成于FPGA的动态多启动电路,通过四组编码启动用户重配置,相比于使用指令集方式更为简便易用。
  • 一种集成fpga动态启动电路
  • [发明专利]一种基于中继电路的FPGA SRAM配置电路架构及FPGA-CN202210198020.9有效
  • 蔡旭伟;王黎明;韦嶔;程显志;贾红 - 厦门智多晶科技有限公司
  • 2022-03-01 - 2023-08-18 - G11C7/12
  • 本发明提供的一种基于中继电路的FPGA SRAM配置电路架构及FPGA,包括字线控制电路、字线驱动电路、位线控制电路以及位线驱动电路,位线驱动电路将驱动的SRAM阵列分割,减小了每一段驱动电路的负载,形成多个SRAM阵列区域,通过位线控制电路以及字线控制电路相互配合以实现每个SRAM阵列区域的位线由两侧的位线驱动电路共同驱动,同时对于一段分割后的位线而言,它由两侧的驱动电路共同驱动,相较于现有技术的单侧驱动,驱动能力更强。因此本发明可以有效提升SRAM阵列写入成功率,提高产品可靠性;同时在SRAM阵列扩大后,容易直接复用扩展,无需再考虑驱动能力问题,可以节约设计验证成本。
  • 一种基于中继电路fpgasram配置架构
  • [发明专利]一种IP动态配置电路和FPGA-CN202011481219.X有效
  • 王黎明;蔡旭伟;张亭亭;贾红;陈维新;韦嶔;程显志 - 厦门智多晶科技有限公司
  • 2020-12-15 - 2023-06-02 - G06F13/40
  • 本发明公开了一种IP动态配置电路及FPGA;该IP动态配置电路包括:配置桥接模块和IP模块组;其中,配置桥接模块用于将外部信号转换为改进型WishBone总线上的信号;改进型WishBone总线上的信号包括地址、数据以及IP模块的ID;每个IP模块组中的IP模块之间通过改进型WishBone总线串连;配置桥接模块与每个IP模块组的第一个IP模块通过改进型WishBone总线串连;每个IP模块均包含有控制器,控制器用于对IP模块所连接的改进型WishBone总线上的信号进行接收、处理以及驱动转发。本发明有效避免了信号线的物理距离过长,减少了IP动态调试所需信号通路,从而使得内部IP重配过程简单。
  • 一种ip动态配置电路fpga
  • [发明专利]一种集成于FPGA的配置数据解密电路及FPGA-CN202010715243.9有效
  • 蔡旭伟;王黎明;张亭亭;贾红;陈维新;韦嶔;程显志 - 厦门智多晶科技有限公司
  • 2020-07-22 - 2022-11-08 - H04L9/40
  • 本发明公开了一种集成于FPGA的配置数据解密电路及FPGA,该配置数据解密电路包括:接收模块,用于接收第一加密配置数据以及解密密钥;数据接收FIFO模块,用于将第一加密配置数据分发至AES解密模块,将解密密钥分发至配置模块;配置模块,用于将解密密钥发送至非易失型存储模块中进行存储;AES解密模块,用于从非易失型存储模块中获取解密密钥;根据解密密钥,将第一加密配置数据解密为第一明文配置数据;解密数据FIFO模块,用于将第一明文配置数据切割为与配置模块匹配的格式;配置模块,还用于根据切割后的第一明文配置数据执行配置操作。本发明可以降低FPGA的数据安全隐患。
  • 一种集成fpga配置数据解密电路
  • [外观设计]紫砂壶(承铭)-CN201730233816.3有效
  • 蔡旭伟 - 蔡旭伟
  • 2017-06-09 - 2017-10-24 - 07-01
  • 1.本外观设计产品的名称紫砂壶(承铭)。2.本外观设计产品的用途茶壶。3.本外观设计产品的设计要点外形。4.最能表明本外观设计设计要点的图片或照片主视图。5.省略视图仰视图无设计要点,故省略。
  • 紫砂壶承铭
  • [外观设计]紫砂壶(识蕴)-CN201730233836.0有效
  • 蔡旭伟 - 蔡旭伟
  • 2017-06-09 - 2017-10-24 - 07-01
  • 1.本外观设计产品的名称紫砂壶(识蕴)。2.本外观设计产品的用途茶壶。3.本外观设计产品的设计要点外形。4.最能表明本外观设计设计要点的图片或照片主视图。5.省略视图仰视图无设计要点,故省略。
  • 紫砂壶识蕴

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top