“米克伦技术公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果38个，建议您升级VIP下载更多相关专利

[发明专利]用于存储器模块的动态命令和/或地址镜像系统和方法-CN200580004078.X无效
发明人：保罗·A·拉伯奇 -专利权人： 米克伦技术公司
申请日： 2005-01-26 - 公布日： 2007-02-21 - 主分类号： G06F12/00 文献下载
摘要：一种存储器模块包括存储器集线器，该存储器集线器将信号传递给安装在存储器模块基片相对的第一和第二表面上的存储器装置。这些存储器装置以镜像配置安装，其中相对表面上存储器装置的镜像端子互连。安装在每一模块上的存储器集线器根据正在访问的是所述基片第一表面上的存储器装置还是所述基片第二表面上的存储器装置，改变传递给所述存储器装置的地址和/或命令信号的所述配置。连接到镜像的存储器装置的地址和/或命令信号的配置也可以用安装在连接到所述存储器装置的基片上的寄存器改变，或者用直接连接到一个或多个存储器模块上的存储器装置的存储器控制器改变。
用于存储器模块动态命令地址系统方法

[发明专利]用于为低功率刷新操作而控制时钟同步电路的电路及方法-CN200480029643.3无效
发明人：阿龙·M·舍恩菲尔德;罗斯·E·德茂特 -专利权人： 米克伦技术公司
申请日： 2004-09-29 - 公布日： 2007-01-24 - 主分类号： G11C8/00 文献下载
摘要：本发明提供了一种方法及装置，用于在存储设备中的刷新操作执行过程的至少一部分时间内，使时钟同步电路空闲。在接收外部时钟信号的存储设备中，提供了一种用于执行刷新操作的方法及装置，包括在存储设备中发起至少一个刷新操作，并且在完成至少一个刷新操作所占用时间的至少一部分时间内，停止相对于外部时钟信号定时的内部时钟信号的生成。
用于功率刷新操作控制时钟同步电路方法

[发明专利]具有板上数据搜索能力的存储器模块和方法以及使用这种存储器模块的基于处理器的系统-CN200480031821.6有效
发明人：约瑟夫·M·杰德洛 -专利权人： 米克伦技术公司
申请日： 2004-08-06 - 公布日： 2006-12-06 - 主分类号： G06F13/12 文献下载
摘要：一种存储器模块，包括连接到存储器集线器的几个存储装置。该存储器集线器包括连接到相应处理器的几个链路接口、连接到相应存储装置的几个存储器接口、以及将任一链路接口连接到任一存储器接口的交叉开关。每个存储器接口都包括存储器控制器、写缓冲器、读高速缓冲存储器和数据挖掘模块。数据挖掘模块包括搜索数据存储器，该搜索数据存储器连接到链路接口、以便接收和存储至少一个搜索数据项。比较器从存储装置接收读数据以及搜索数据。然后，比较器将读数据与相应搜索数据项进行比较，并且如果匹配则提供击中指示。
具有数据搜索能力存储器模块方法以及使用这种基于处理器系统

[发明专利]包括多个存储器集线器模块的多处理器系统和方法-CN200480031785.3无效
发明人：约瑟夫·M·杰德洛 -专利权人： 米克伦技术公司
申请日： 2004-08-06 - 公布日： 2006-12-06 - 主分类号： G06F13/00 文献下载
摘要：一种基于处理器的电子系统，包括以第一级和第二级形式设置的几个存储器模块。第一级存储器模块是通过几个处理器中的任一处理器直接存取的，并且第二级存储器模块是由处理器通过第一级存储器模块进行存取的。通过改变用于存取第二级存储器模块的第一级存储器模块的数目，来改变处理器和第二级存储器模块之间的数据带宽。每个存储器模块都包括几个连接到存储器集线器的存储装置。存储器集线器包括连接到每个存储装置的存储器控制器，连接到相应处理器或存储器模块的链路接口，以及将任一存储器控制器连接到任一链路接口的交叉开关。
包括存储器集线器模块处理器系统方法

[发明专利]用于双倍数据速率多位写入的数据选通同步电路和方法-CN200480019602.6无效
发明人：克里斯托弗·K·莫尔扎诺;李纹 -专利权人： 米克伦技术公司
申请日： 2004-07-07 - 公布日： 2006-08-16 - 主分类号： G11C7/00 文献下载
摘要：一种数据选通同步电路，包括接收全局数据选通脉冲和各个启动信号的第一和第二逻辑电路。控制电路起初施加启动信号给第一逻辑电路，使得第一逻辑电路响应于每个全局数据选通脉冲产生第一数据选通脉冲。控制电路接收写控制信号。当写控制信号变得有效时，控制电路终止施加到第一逻辑电路的启动信号并且施加启动信号给第二逻辑电路。第二逻辑电路然后响应于下一个全局数据选通脉冲产生第二数据选通脉冲。第一和第二数据选通脉冲用来锁存数据信号在各个触发器中。数据选通脉冲可以在数据选通脉冲的前沿和后沿锁存数据在触发器对中。
用于双倍数据速率写入通同电路方法

[发明专利]光学或其它高速通信链路上数据捕获的动态同步-CN200480016367.7无效
发明人：特里·R·李;约瑟夫·M·杰德洛 -专利权人： 米克伦技术公司
申请日： 2004-06-07 - 公布日： 2006-08-16 - 主分类号： H04L5/00 文献下载
摘要：一种动态调整通信网络的链路控制参数的方法和系统。该通信网络包括发射机，其通过第一数据链路与接收机相连。发射机和接收机各具有至少一个可以影响该组件操作的相关链路控制参数。根据一种方法，数据信号在第一数据链路上被发送，并且被发送的数据信号被捕获。将捕获到的数据信号值与这些信号的期望值相比较，并且调整链路控制参参数的值以成功捕获所发送的数据信号。
光学其它高速通信路上数据捕获动态同步

[发明专利]用于混合的异步和同步存储器操作的检测电路-CN200480009331.6有效
发明人：西蒙·J·洛维特 -专利权人： 米克伦技术公司
申请日： 2004-01-30 - 公布日： 2006-05-10 - 主分类号： G06F12/00 文献下载
摘要：一种用于检测和启动存储器设备的存储器访问模式的存储器访问模式检测电路及方法。该存储器访问模式检测电路接收存储器地址信号、控制信号以及时钟信号，并响应对所述存储器地址信号或控制信号的第一组合的接收产生第一模式检测信号。在该检测信号之后延时产生第一模式启动信号以启动第一模式存储器访问操作。响应对控制信号的第二组合和有效时钟信号的接收，该存储器访问模式检测电路进一步产生第二模式检测信号，以启动第二模式存储器访问操作，并抑制产生第一模式检测信号，从而取消第一模式存储器访问操作。
用于混合异步同步存储器操作检测电路

[发明专利]低电压读出放大器和方法-CN200480005177.5有效
发明人：唐纳德·M·摩根 -专利权人： 米克伦技术公司
申请日： 2004-02-25 - 公布日： 2006-04-12 - 主分类号： G11C7/00 文献下载
摘要：第一读出放大器具有耦合在一对互补的读出线之间的互补的输入和输出。每一个读出线经由耦合晶体管耦合到相应的互补的位线。耦合晶体管在初始读出周期被激活，以将来自所述位线的差分电压耦合到读出线。读出线然后与位线隔离，以允许第一读出放大器响应差分电压，而没有被位线的电容加载。读出线也耦合到第二读出放大器的互补的输出，第二读出放大器的互补的输出耦合到位线。通过将所述第二晶体管的输入耦合到所述读出线而不是位线，施加给第二读出晶体管的差分电压比位线之间的差分电压增加的快。
电压读出放大器方法

[发明专利]具有低功率、高写反应时间模式和高功率、低写反应时间模式和／或可独立选择的写反应时间的存储器件和方法-CN200380109680.0无效
发明人：克里斯托弗·S·约翰逊;布赖恩·约翰逊 -专利权人： 米克伦技术公司
申请日： 2003-12-09 - 公布日： 2006-03-15 - 主分类号： G11C7/00 文献下载
摘要：一种逻辑电路使动态随机存取存储器中的写接收机在低功率模式、高写反应时间模式或高功率模式、低写反应时间模式下工作。逻辑电路接收表示高功率、低写反应时间模式是否已经启动的第一信号、表示存储器件中的存储单元行是否有效的第二信号、表示存储器件是否正工作在下电模式下的第三信号以及表示存储器件的读发送机是否有效的第四信号。如果存储器件中的存储单元行是有效的、存储器件不工作在下电模式下以及存储器件中的读发送机无效，则无论何时高功率、低写反应时间模式已经启动，逻辑电路都保持提供给写接收机的电源。
具有功率反应时间模式独立选择存储器件方法

[发明专利]恒定延迟零待机差分逻辑接收机及方法-CN200380104789.5有效
发明人：丹尼尔·B·彭妮 -专利权人： 米克伦技术公司
申请日： 2003-10-02 - 公布日： 2006-01-11 - 主分类号： H01K9/00 文献下载
摘要：一种集成电路上的差分接收机电路基本上不消耗待机功率，具有与输入共模偏置无关的恒定传输延迟，具有可接受的共模抑制，同时包括用来接收差分输入信号的第一和第二直通电路以及缓冲器。基于“真”缓冲信号和“补”缓冲信号之间的差，第一直通电路提供“真”输出信号。基于“补”缓冲信号和“真”缓冲信号之间的差，第二直通电路提供“补”输出信号。差分接收机电路抑制可能在所接收的差分信号上存在的共模偏置，而不改变传输延迟时间。
恒定延迟待机逻辑接收机方法

[发明专利]用于自测和修复存储模块的系统和方法-CN03824359.8无效
发明人：约瑟夫·M·杰迪洛 -专利权人： 米克伦技术公司
申请日： 2003-08-05 - 公布日： 2005-11-30 - 主分类号： G11C7/00 文献下载
摘要：用于测试和修复位于存储器模块上存储器设备的损坏的存储器部分的计算机系统和方法。该计算机系统包括耦合至多个存储器模块的存储器集线器控制器，每个存储器模块均包括存储器集线器和多个存储器设备。该存储器集线器包括自测模块，用于确定存储器设备的损坏的存储单元的位置。所述存储器集线器中还包括修复模块，该修复模块使用损坏的存储器部分的位置来创建重映射表。该重映射表把对存储器设备的损坏单元的访问重定向至未损坏存储单元。每当该存储器集线器接收来自于存储器访问设备的存储器请求时，该存储器集线器就检查被定向访问的存储单元，并且必要时，把存储器访问重定向至未损坏单元。
用于自测修复存储模块系统方法

[发明专利]用于安排粗细延迟间隔并包括环形振荡器的同步镜像延迟(SMD)电路及方法-CN03824819.0有效
发明人：霍华德·C·基尔希 -专利权人： 米克伦技术公司
申请日： 2003-08-27 - 公布日： 2005-11-09 - 主分类号： H03L7/00 文献下载
摘要：一种同步镜像延迟装置(300)包括：环形振荡器，用于利用一个被指定为振荡器时钟信号的抽头时钟信号来产生多个抽头时钟信号(T1－T7)。响应于输入时钟信号，模拟延迟线路产生一模拟延迟的时钟信号，该模拟延迟的时钟信号相对于该输入时钟信号具有一模拟延迟。粗延迟电路响应于振荡器时钟信号、输入时钟信号和模拟延迟的时钟信号来产生一粗延迟计数(316)，以及响应于等于参考计数值的延迟计数来触发一粗延迟启动信号。细延迟电路锁存多个抽头时钟信号，以及根据锁存的多个抽头时钟信号来产生一细延迟，以及响应于该粗延迟启动信号来触发一细延迟启动信号，该细延迟启动信号相对于该粗延迟启动信号具有一细延迟。输出电路响应于该粗延迟启动信号和该细延迟信号处于有效状态来产生一延迟的时钟信号。
用于安排粗细延迟间隔包括环形振荡器同步 smd 电路方法

[发明专利]用于控制对具有存储器集线器体系结构的存储模块的存储器存取的方法和系统-CN03824860.3无效
发明人：约瑟夫·M·杰迪洛;特里·R·李 -专利权人： 米克伦技术公司
申请日： 2003-08-27 - 公布日： 2005-11-09 - 主分类号： G06F12/00 文献下载
摘要：一种计算机系统，包括一个被耦合至多个存储模块的存储器集线器控制器。该存储器集线器控制器包括一个存储器请求队列，该存储器请求队列将存储器请求和相应的请求标识符耦合至存储模块。每个存储模块基于存储器请求存取存储器设备并且当相应的存储器请求被处理时，从请求标识符产生响应状态信号。将这些响应状态信号伴随或独立于任何的读数据从存储模块耦合至存储器集线器控制器。该存储器集线器控制器使用响应状态信号来控制将存储器请求耦合至存储模块，并且因此控制在每个存储模块中的未处理的存储器请求的数目。
用于控制具有存储器集线器体系结构存储模块存取方法系统

[发明专利]具有内部行高速缓存的内存集线器及访问方法-CN03823790.3有效
发明人：约瑟夫·M·杰德洛 -专利权人： 米克伦技术公司
申请日： 2003-08-01 - 公布日： 2005-10-26 - 主分类号： G06F12/00 文献下载
摘要：一种计算机系统，包括耦合到多个内存模块的一个控制器，每一个内存模块包括一个内存集线器和多个内存设备。内存集线器包括一个当从内存设备读取数据时存储数据的行高速缓存。当控制器不访问内存模块时，内存模块中的一个序列发生器生成从一行存储单元读取数据的请求。响应该生成的读取请求而读取的数据也存储在行高速缓存中。因此，在所访问的行中的读取数据可以存储在行高速缓存中，即使以前没有响应来自控制器的内存请求从内存设备读取该数据。
具有内部高速缓存内存集线器访问方法

[发明专利]包含计数器和减小尺寸的双向延迟线的同步镜像延迟(SMD)电路及方法-CN03819808.8有效
发明人：霍华德·C·基尔希 -专利权人： 米克伦技术公司
申请日： 2003-06-19 - 公布日： 2005-09-28 - 主分类号： H03L7/00 文献下载
摘要：同步镜像延迟(600)包含耦合到双向延迟线(602)的模拟延迟线(610)。在操作时，输入时钟信号的初始沿经由模拟延迟线施加到双向延迟线上。同步镜像延迟(SMD)之后以前向延迟模式进行操作，来以前向或后向模式交替操作双向延迟线，以经由双向延迟线来传送输入时钟信号的初始沿，并且通过前向延迟来延迟输入时钟信号的初始沿。响应于输入时钟信号之随后的沿，SMD反映出输入时钟信号再前向模式期间经由双向延迟线进行的传送，并且进一步通过基本上等于前向延迟的后向延迟来延迟输入时钟信号的初始沿。
包含计数器减小尺寸双向延迟线同步延迟 smd 电路方法