“神原义幸”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]发送电路、集成电路装置以及电子设备-CN201810978673.2有效
发明人： 神原义幸;山田利道 -专利权人：精工爱普生株式会社
申请日： 2018-08-27 - 公布日： 2023-09-29 - 主分类号： G06F13/42 文献下载
摘要：提供发送电路、集成电路装置以及电子设备，发送电路包含：电流输出电路，其向第1节点输出电流；第1开关元件，其设置于第1节点与第1信号线之间；以及第2开关元件，其设置于第1节点与第2信号线之间。在发送信号为第1逻辑电平时，第1开关元件接通，第2开关元件断开。在发送信号为第2逻辑电平时，第1开关元件断开，第2开关元件接通。电流输出电路在从发送信号的逻辑电平翻转起的n比特期间输出第2电流，在n比特期间之后输出第1电流。
发送电路集成电路装置以及电子设备

[发明专利]数据传输控制装置及电子设备-CN200610086690.2有效
发明人： 神原义幸;小林信治 -专利权人：精工爱普生株式会社
申请日： 2006-06-28 - 公布日： 2007-01-10 - 主分类号： H04L12/00 文献下载
摘要：本发明提供了一种能够向ATA主机提供各种接口的数据传输控制装置及包含该装置的电子设备。数据传输控制装置(50)包括：ATA的设备侧I/F(60)，通过ATABUS1，在数据传输控制装置与ATA主机(30)之间进行数据传输；ATA的主机侧I/F(70)，通过ATABUS2，在数据传输控制装置与ATA设备(40)之间进行数据传输；第一接口，通过第一总线进行数据传输；传输控制器(100)，控制在设备侧I/F(60)、主机侧I/F(70)、第一接口(80)之间的数据传输。
数据传输控制装置电子设备

[发明专利]无线电收发机、数据传输控制装置及电子设备-CN200510112810.7无效
发明人：大下俊;笠原昌一郎;石田卓也;神原义幸 -专利权人：精工爱普生株式会社
申请日： 2005-10-12 - 公布日： 2006-04-19 - 主分类号： H04L12/00 文献下载
摘要：本发明提供了一种无线电收发机等，其可以以小规模的结构实现通过上游端口的数据传输和通过下游端口的数据传输。其中，无线电收发机包括：上游用差动信号线DPUP、DMUP；下游用差动信号线DPDW、DMDW；公用差动信号线DPCM、DMCM；第一发送驱动器(42)，其输出与DPUP、DMUP连接；第二发送驱动器(43)，其输出与DPDW、DMDW连接；开关电路(60)，在上游侧连接时，将发送驱动器(42)与逻辑电路(20)连接，在下游侧连接时，将发送驱动器(43)与逻辑电路(20)连接；开关电路(62)，在上游侧连接时，将DPUP、DMUP与DPCM、DMCM连接，在下游侧连接时，将DPDW、DMDW与DPCM、DMCM连接；第三发送驱动器(48)，与DPCM、DMCM连接。
无线电收发数据传输控制装置电子设备

[发明专利]电子设备-CN200510112812.6无效
发明人： 神原义幸 -专利权人：精工爱普生株式会社
申请日： 2005-10-12 - 公布日： 2006-04-19 - 主分类号： H04L12/00 文献下载
摘要：本发明公开了一种能够容易地在设备之间进行数据传输的电子设备。电子设备(110)包括：设置在电子设备的侧面SF1上的上游端口UPPT；设置在电子设备的侧面SF1的相反一侧的面、即侧面SF2上的下游端口DWPT；以及与上游端口UPPT和下游端口DWPT连接，对通过上游端口UPPT和通过下游端口DWPT的数据传输进行控制的数据传输控制装置。
电子设备

[发明专利]数据传输控制装置和电子设备-CN03136466.7无效
发明人：石田卓也;神原义幸 -专利权人：精工爱普生株式会社
申请日： 2000-07-12 - 公布日： 2005-03-30 - 主分类号： H04L12/28 文献下载
摘要：目的在于提供可以减轻总线复位发生时的固件处理负担的数据传输控制装置以及使用该装置的电子设备。在IEEE1394规格的数据传输控制装置中，在接收分组和下次的接收分组是在不同的总线复位间隔中接收的分组的情况下，生成翻转的比特BT。该BT被包含在RAM中存储的各分组的各首标中。准备指示RAM上的总线复位边界的总线复位指针(总线复位首标指针、总线复位ORB指针)，可以容易地区别总线复位发生前的接收分组和发生后的接收分组。在因发生总线复位而中止发送的情况下，通过寄存器将总线复位发送中止状态传送到固件。
数据传输控制装置电子设备

[发明专利]采样时钟生成电路、数据传送控制装置和电子设备-CN01138513.8有效
发明人： 神原义幸 -专利权人：精工爱普生株式会社
申请日： 2001-10-19 - 公布日： 2004-09-08 - 主分类号： G06F13/00 文献下载
摘要：本发明的目的在于提供一种既能高频工作又能在采样时确保建立时间等的采样时钟生成电路和数据传送控制装置等。采样时钟生成电路(10)包含边沿检测电路(70)和时钟选择电路(72)，边沿检测电路(70)检测在频率相同相位互不相同的时钟CLK0～4的边沿中的任何两个边沿之间是否存在由USB2.0 HS方式传送的数据DIN的边沿，时钟选择电路(72)根据边沿检测信息，从CLK0～4时钟中选择某个时钟，将其作为采样时钟SCLK输出。当设边沿检测电路(70)具有的D触发器的建立时间为TS、保持时间为TH、时钟周期为T时，使多相时钟的个数N≤[T/(TS+TH)]([X]是不超过X的最大整数)。选择具有离开数据DIN的边沿只有设定数M个边沿的边沿的时钟作为SCLK。
采样时钟生成电路数据传送控制装置电子设备

[发明专利]串行/并行转换电路、数据传送控制装置和电子设备-CN01130248.8有效
发明人： 神原义幸;石田卓也 -专利权人：精工爱普生株式会社
申请日： 2001-10-25 - 公布日： 2004-08-04 - 主分类号： G06F13/00 文献下载
摘要：一种同时具有串行/并行转换功能和吸收时钟频率差等的缓冲功能的串行/并行转换电路、数据传送控制装置、电子设备。串行/并行转换电路包括数据保持寄存器(50)、判断电路(60)、和寄存器(66)。在CLK2的下一个时钟周期中将开始位的数据被判断为有效的数据单元看成有效的。在每一个CLK2的时钟周期判断数据单元是否有效，判断为无效的数据单元的数据输出仅等待1个时钟周期。生成写入脉冲信号，使数据保持寄存器(50)、数据状态寄存器(52)动作。
串行并行转换电路数据传送控制装置电子设备

[发明专利]数据传输控制装置及电子设备-CN99803399.5无效
发明人：石田卓也;神原义幸;和田文利 -专利权人：精工爱普生株式会社
申请日： 1999-10-26 - 公布日： 2004-04-21 - 主分类号： G06F13/00 文献下载
摘要：本发明的目的在于提供一种可以减少处理开销并能以小规模的硬件实现高速数据传输的数据传输控制装置及电子设备。在IEEE1394的数据传输控制装置中，信息包整形电路(160)，对从各节点传输到的信息包进行整形，以便使上层可以使用，信息包分离电路(180)，将整形后信息包的首部写入RAM的首部区域，并将数据写入数据区域。并且，当信息包整形时，将从上述信息包分离电路传送到的数据指示字附加于信息包的首部。利用TAG将信息包分离。在信息包整形时将广播信息、错误状态信息、指示是否是在自ID期间接收到的信息包的信息、附加于信息包的尾部。在信息包整形中将在时间序列中附加于信息包后侧的ACK等信息在RAM内写入信息包的首部的开头侧。
数据传输控制装置电子设备

[发明专利]数据传输控制装置及电子设备-CN99803401.0无效
发明人：石田卓也;神原义幸;和田文利 -专利权人：精工爱普生株式会社
申请日： 1999-10-26 - 公布日： 2004-04-21 - 主分类号： G06F13/00 文献下载
摘要：目的在于提供一种能有效地利用各节点具有的资源，减轻处理的额外开销的数据传输控制装置、电子设备。信息包整形电路接收从各节点发送的IEEE1394标准的自ID信息包，并整形为用由一系列自ID信息包的行组成的数据和首部构成帧的信息包，与上层进行接口。删除自ID信息包的奇偶性，用删除了奇偶性的自ID信息包的行构成信息包的数据，同时将差错状态信息附加到奇偶性的尾部。使信息包的首部分离并写入首部局，将数据分离并写入数据区，同时将表示数据地址的数据指示字附到信息包的首部。在数据区设置自ID信息包专用区。检测是否在自ID期间中，并将能在自ID期间中传输的信息包看作自ID信息包，进行信息包整形。
数据传输控制装置电子设备

[发明专利]数据传输控制装置及电子设备-CN99803357.X无效
发明人：石田卓也;神原义幸;和田文利 -专利权人：精工爱普生株式会社
申请日： 1999-10-26 - 公布日： 2004-02-11 - 主分类号： G06F13/00 文献下载
摘要：目的在于提供一种减轻处理操作，用小规模的硬件就能实现高速的数据传输的数据传输控制装置和电子设备。在IEEE 1394的数据输中，信息包结合电路(280)从RAM(80)的首部、数据区读出信息包的首部、数据并使之结合。利用首部CRC的生成期间取得数据指示字。判断是否用tcode读出首部、数据的任一个，递增首部指示字或数据指示字。在对数据区的数据取入期间生成首部。在发送信息包期间从分离发送信息包区的一个信道取入对其它信道的数据。使用连结指示字连续读出其它信道的信息包。将来自传输端口ACK码回写到发送源的信道。改写基本首部，依次生成首部，连续传输信息包直到反复次数为0。
数据传输控制装置电子设备

[发明专利]数据传送控制装置、电子装置和数据传送控制方法-CN02119383.5有效
发明人：石田卓也;神原义幸 -专利权人：精工爱普生株式会社
申请日： 2002-05-14 - 公布日： 2002-12-18 - 主分类号： G06F13/00 文献下载
摘要：在分配CBW和数据作为通过一个端点EP1传送的信息的情况下,设置准备有CBW区域12(可随机存取的命令存储区域)和EP1区域10(FIFO设定的数据存储区域)的缓冲器。然后,在从USB的命令阶段(命令传送)切换为数据阶段(数据传送)的情况下,将信息的读取区域从CBW区域12切换为EP1区域10,将从主机向端点EP1传送的OUT数据写入到EP1区域。以命令阶段中的确认返回到主机为条件,从CBW区域12切换为EP1区域10。在触发错误的情况下,即使ACK被返回,也不进行区域切换。
数据传送控制装置电子方法

[发明专利]数据传送控制装置、电子设备及数据传送控制方法-CN02119378.9有效
发明人： 神原义幸;石田卓也 -专利权人：精工爱普生株式会社
申请日： 2002-05-14 - 公布日： 2002-12-18 - 主分类号： G06F13/00 文献下载
摘要：采用了USB(第1总线)的数据传送控制装置内,在OUT事务处理中,在通过EBUS(第2总线)的数据传送(DMA传送)结束的条件下,判断为数据阶段(数据传送。全部数据的传送)结束,在IN事务处理中,在通过EBUS的数据接收结束而且Empty信号呈有效状态缓冲器内的数据存储区变空的条件下,判断为数据阶段结束。在EBUS侧设置用于计数数据长度的计数器。在通过EBUS的数据接收结束而且数据存储区内的剩余数据长度未达到最大包长的场合下,通过USB自动传送数据存储区内的短包,或者采用中断方式向固件通知短包的存在。
数据传送控制装置电子设备方法

[发明专利]数据传送控制装置、电子机器及数据传送控制方法-CN02119382.7有效
发明人：石田卓也;神原义幸 -专利权人：精工爱普生株式会社
申请日： 2002-05-14 - 公布日： 2002-12-18 - 主分类号： G06F13/00 文献下载
摘要：在分配数据和CSW作为通过一个终点传送的信息时,设置准备有EP2区域14(FIFO设定的数据存储区域)和CSW区域16(可随机存取的状态存储区域)的缓冲器。然后,在从USB的数据阶段(数据传输)切换到状态阶段(状态传输)时,将信息的读出区域从EP2区域14切换到CSW区域16,从CSW区域16读出从终点EP2向主机传送的IN数据。设置成功状态用的CSW0区域和不成功状态用的CSW1区域,并预先写入设定了成功或不成功用的默认信息的状态块分组。
数据传送控制装置电子机器方法

[发明专利]数据传送控制装置和电子设备-CN01144842.3有效
发明人： 神原义幸 -专利权人：精工爱普生株式会社
申请日： 2001-10-31 - 公布日： 2002-08-14 - 主分类号： G06F13/00 文献下载
摘要：本发明的目的在于提供可在不产生动作不良的情况下,动态地对待发生的时钟的频率进行切换的数据传送控制装置,以及电子设备。该数据传送控制装置包括时钟发生电路(440),该时钟发生电路发生时钟(CLKH,CLKF)对时钟发生电路(440)进行控制;时钟控制电路(450),该时钟控制电路(450)根据上述时钟(CLKH,CLKF),发生系统时钟(SYCLK)。在不执行发生时钟(CLKH)的PLL480M的自由振荡动作之前,实现发生时钟(CLKF)的PLL60M的自由振荡动作,在PLL60M的自由振荡动作稳定后,将系统时钟(SYCLK)的发生元从时钟(CLKH),切换到时钟(CLKF)。以时钟(CLKH)变为“0”为条件,仅仅在规定期间将系统时钟(SYCLK)设定在“0”,以时钟(CLKF)变为“0”为条件,根据时钟(CLKF),发生系统时钟(SYCLK)。在从USB2.0的HS,向FS模式切换时,不执行PLL480M的动作,实现节电。
数据传送控制装置电子设备

[发明专利]预处理方法和输入/输出设备-CN95116640.9无效
发明人： 神原义幸;杉田隆俊 -专利权人：雅考埃普森株式会社
申请日： 1995-08-22 - 公布日： 2002-02-06 - 主分类号： G11B7/00 文献下载
摘要：本发明的信息读／写设备的输入／输出部分中包括了一个操作部分。该操作部分根据介质位置信息和记录集团信息判定一个扇区是否可用。在读／写部分和通信部分之间插入一个设备信息存贮部分。设备信息存贮部分的存贮容量等于或大于数据读／写单元。记录介质上的读／写信息暂时送入设备信息存贮部分，从而使信息以OS中能处置的读／写单元的块进行传送。$#!
预处理方法输入输出设备

1
2
下一页»
尾页
共 17 条