“日弗·赫诗曼”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果31个，建议您升级VIP下载更多相关专利

[发明专利]使用软安全对策的安全集成电路-CN202110079948.0有效
发明人： 日弗·赫诗曼;丹·摩瑞 -专利权人：新唐科技股份有限公司
申请日： 2021-01-21 - 公布日： 2023-08-08 - 主分类号： G06F21/55 文献下载
摘要：本发明提供了一种使用软安全对策的安全集成电路，包括功能电路以及保护电路。上述保护电路配置为保持一计数器值，上述计数器值为在集成电路的整个一工作周期内，尝试对功能电路进行恶意攻击的累计量，以检测功能电路上发生恶意攻击的事件，根据检测到的事件与集成电路中最近一次的电力开启之间的时间差，以回应于检测到的一事件来决定计数器值的一更新，并根据上述决定更新来更新计数器值，以及回应于计数器值超过一阀值，禁用集成电路的至少一部分。
使用安全对策集成电路

[发明专利]安排至少一比特的试错尝试修正的优先顺序的方法及系统-CN202010470566.6有效
发明人： 日弗·赫诗曼;伊兰·马格利特;A·费什曼 -专利权人：新唐科技股份有限公司
申请日： 2020-05-28 - 公布日： 2023-06-30 - 主分类号： G06F3/06 文献下载
摘要：本发明提供一种安排至少一比特的试错尝试修正的优先顺序的方法及系统，使用至少一阈值来设定阈值电压值以决定逻辑比特电平，此方法包含对多个比特分级使得多个比特中的第一比特分级在第二比特之前，而第二比特比第一比特比较不可能是错误的。
安排至少比特尝试修正优先顺序方法系统

[发明专利]随机乱数产生电子电路及方法-CN201911250370.X有效
发明人： 日弗·赫诗曼 -专利权人：新唐科技股份有限公司
申请日： 2019-12-09 - 公布日： 2023-06-30 - 主分类号： H03K3/84 文献下载
摘要：本发明提供一种随机乱数产生电子电路及方法，该随机乱数产生电子电路包含第一反相器以及第二反相器、以及一开关。第一反相器的输出端连接第二反相器的输入端，而第一反相器的输入端连接第二反相器的输出端。当开关导通时，第一反相器的输出端与输入端短路，第二反相器的输出端与输入端短路，因此处于亚稳态。当开关断路时，第一及第二反相器解除亚稳态，而进入随机双稳态。逻辑电路交替导通以及断路开关，并在随机双稳态时从第一及第二反相器的至少一个输出多个随机值。
随机乱数产生电子电路方法

[发明专利]安全装置、方法及其系统-CN202010266082.X有效
发明人： 日弗·赫诗曼;丹·摩瑞 -专利权人：新唐科技股份有限公司
申请日： 2020-04-07 - 公布日： 2023-05-19 - 主分类号： G06F21/78 文献下载
摘要：本发明提供一种安全装置、方法及其系统，该安全装置包括一接口和一处理器。该接口被配置为连接到由一主机和一第二装置耦合到的一汇流排。至少该第二装置以一被控模式在该汇流排上操作，以及该主机作为一汇流排主控在该汇流排上操作，并且至少代表安全装置以在该汇流排上启动数据处置。该处理器，被配置为了该安全装置请求该主机，藉以启动在该汇流排上存取该第二装置的一数据处置，至少在该主机通过该汇流排存取该第二装置以执行该请求的数据处置期间内，监控该汇流排上的一个或多个信号；以及基于该监控的信号，识别在执行该请求的数据处置时是否发生一安全违规。
安全装置方法及其系统

[发明专利]安全集成电路及其方法-CN202110049066.X有效
发明人： 日弗·赫诗曼 -专利权人：新唐科技股份有限公司
申请日： 2021-01-14 - 公布日： 2023-05-12 - 主分类号： G06F21/72 文献下载
摘要：本发明提供一种安全集成电路及其方法，安全集成电路包括多个功能等效的组合逻辑电路，多组状态采样组件和控制电路。每个组合逻辑电路接收一个或多个输入，并将组合逻辑运算应用于一个或多个输入，以产生一个或多个输出。每组状态采样组件包括一个或多个状态采样组件，其对组合逻辑电路之一的一个或多个输出进行采样，并将一个或多个采样输出作为输入，以提供给组合逻辑电路中的另一个。控制电路接收多组输入数据以供组合逻辑电路处理，将多组输入数据路由到组合逻辑电路，从组合逻辑电路中提取多组输出数据，并与相应的各组输入数据相关联地输出各组输出数据。
安全集成电路及其方法

[发明专利]使用小型间接随机预充电以防范旁通道攻击的电子元件-CN201910897935.7有效
发明人： 日弗·赫诗曼 -专利权人：新唐科技股份有限公司
申请日： 2019-09-23 - 公布日： 2023-04-07 - 主分类号： H04L9/00 文献下载
摘要：本发明揭露一种使用小型间接随机预充电以防范旁通道攻击的电子元件，其包含一组合逻辑电路、至少一状态取样部件以及保护电路。组合逻辑电路具有至少一输入以及至少一输出。状态取样部件在连续的多个时钟周期取样组合逻辑电路的输出的信号。保护电路通过在每一时钟周期中一给定持续时间开始施加随机数据至组合逻辑电路的输入，并在随机数据施加之后改成施加功能性数据至组合逻辑电路的输入，藉此保护组合逻辑电路。状态取样部件仅取样功能性数据。组合逻辑电路中任何信号路径的传输延迟不少于给定持续时间。
使用小型间接随机充电防范通道攻击电子元件

[发明专利]用于设置电子装置的方法、系统及集成电路芯片-CN202210286485.X在审
发明人：丹·摩瑞;日弗·赫诗曼;欧伦·塔纳密 -专利权人：新唐科技股份有限公司
申请日： 2022-03-23 - 公布日： 2022-11-29 - 主分类号： H04L9/32 文献下载
摘要：本发明公开了一种用于设置电子装置的方法、系统及集成电路芯片，该方法包含提供一半导体晶圆，在其上有多个已制造好的集成电路芯片。每个集成电路芯片包含安全存储器及可编程逻辑，可编程逻辑被用以储存至少两个密钥到安全存储器中，及用以使用至少两个密钥对数据计算数字签名。一第一密钥经由和接触垫接触的电探针被设置到每个集成电路芯片的安全存储器中。在半导体晶圆切片后，一第二密钥经由触针被设置到每个芯片的安全存储器中。一设置报告从每个芯片接收，上述设置报告有一由可编程逻辑使用第一密钥及第二密钥计算的数字签名。上述设置基于上述数字签名被验证。
用于设置电子装置方法系统集成电路芯片

[发明专利]通过汇流排安全存取周边装置的安全装置及方法-CN201910293938.X有效
发明人： 日弗·赫诗曼;摩西·亚隆;丹·摩瑞;欧伦·塔纳密 -专利权人：新唐科技股份有限公司
申请日： 2019-04-12 - 公布日： 2022-11-25 - 主分类号： G06F21/71 文献下载
摘要：本发明公开了一种通过汇流排安全存取周边装置的安全装置及方法，所述安全装置包含接口与处理器。接口设置为用于连接到服务于一个或多个周边装置的汇流排。汇流排传输包含一个或多个专用信号，分别专用于相应的一个或多个周边装置，以及一个或多个共享信号，共享于汇流排所服务的一个或多个周边装置之间。处理器连接到汇流排，并作为一个或多个周边装置之外的附加设备，并且通过中断与给定周边装置相关联的专用信号，藉此在汇流排上中断汇流排主装置试图存取给定周边装置的数据处置。
通过汇流安全存取周边装置安全装置方法

[发明专利]键盘设备及提供键盘与安全性攻击检测的方法-CN201910057363.1有效
发明人： 日弗·赫诗曼 -专利权人：新唐科技股份有限公司
申请日： 2019-01-22 - 公布日： 2022-10-11 - 主分类号： G06F3/02 文献下载
摘要：本发明提供一种键盘设备及提供键盘与安全性攻击检测的方法，该键盘设备包括：电路、键盘以及主动遮罩层。键盘包括一或多个按键以供使用者键入数据至电路。主动遮罩层设置于电路以及键盘之间，并包括一或多个导体，一或多个导体设置于遮罩至少一部分电路的图案内。在特定区域内，主动遮罩层的一或多个导体被形塑以形成用以感测一或多个按键的接触点。
键盘设备提供安全性攻击检测方法

[发明专利]处理器、用以保护处理器的装置及用以保护处理器的方法-CN202111325262.1在审
发明人： 日弗·赫诗曼 -专利权人：新唐科技股份有限公司
申请日： 2021-11-10 - 公布日： 2022-07-08 - 主分类号： G06F21/72 文献下载
摘要：一种处理器、用以保护处理器的装置及用以保护处理器的方法，该装置包括：一输入接口以及一保护电路。该输入接口被设置以监视由该处理器处理的多个程序指令，该至少一程序指令包括至少一错误检测位。该保护电路被设置以使用该错误检测位以检测一程序码当中的一错误，并响应检测到该错误而启动一响应行为。
处理器用以保护装置方法

[发明专利]存储器安全装置及其方法-CN201810972166.8有效
发明人： 日弗·赫诗曼;丹·摩瑞 -专利权人：新唐科技股份有限公司
申请日： 2018-08-24 - 公布日： 2022-06-10 - 主分类号： G06F3/06 文献下载
摘要：本发明提供了一种存储器安全装置及其方法，包含存储器、接口和读取限制逻辑。读取限制逻辑被配置为经由接口接收请求，以从存储器的特定地址读取数据值，于所述特定地址取得数据值时，当发现所述特定地址落入预定义受限地址范围时，检查所取得的数据值是否属于预定义的允许数据值群组，当所取得的数据值属于该组允许数据值群组时，用所取得的数据值来回应请求，否则，当所取得的数据值不属于该组允许数据值群组时，以用虚设数据值来回应该请求。
存储器安全装置及其方法

[发明专利]电子电路及其设计方法以及在电子电路中的数据处理方法-CN202111331414.9在审
发明人： 日弗·赫诗曼 -专利权人：新唐科技股份有限公司
申请日： 2021-11-11 - 公布日： 2022-05-27 - 主分类号： H03K19/20 文献下载
摘要：一种电子电路及其设计方法以及在电子电路中的数据处理方法，该电子电路包括：驱动单元、一个或更多被驱动单元以及一个或更多反向器。所述驱动单元包括两个或更多输入以及至少一个输出，且被配置以将输出在第一逻辑状态及第二逻辑状态之间切换以回应输入。各被驱动单元包括两个或更多输入，其中所述输入中至少一个被配置以被驱动单元的输出驱动。一个或更多反向器被设置于与连接驱动单元与被驱动单元的信号网络中，所述等反向器被配置以在信号网络中平衡(i)第一电容负载，第一电容负载由从第一逻辑状态到第二逻辑状态的变迁导致的电流充电，以及(ii)第二电容负载，第二电容负载由从第二逻辑状态到第一逻辑状态的变迁导致的电流充电。
电子电路及其设计方法以及中的数据处理

[发明专利]安全集成电路芯片及其保护方法-CN202110569708.9在审
发明人：欧伦·塔纳密;日弗·赫诗曼 -专利权人：新唐科技股份有限公司
申请日： 2021-05-25 - 公布日： 2022-02-25 - 主分类号： G06F21/77 文献下载
摘要：本发明提供一种安全集成电路芯片及其保护方法，安全芯片装置包括存储器，用来储存加密值E和单向函数输出值H，上述单向函数输出值H是以随机数N输入单向函数进行计算所得的输出值：接口，用于与外部装置传输数据；以及芯片安全电路，用于锁定芯片装置的一部分以防止使用，通过接口接收来自解锁硬件安全模块的解锁要求，提供加密值E到硬件安全模块，以回应解锁要求，接收来自解锁硬件安全模块的值N'，上述值N'是加密值E的解密值，根据值N'计算单向函数输出值H'，比较值H'和值H，以及当值H'匹配值H，解锁芯片装置的该部分以供使用，提高安全性。
安全集成电路芯片及其保护方法

[发明专利]安全运算装置、安全运算方法、验证器及装置验证方法-CN202110636360.0在审
发明人： 日弗·赫诗曼;丹·摩瑞 -专利权人：新唐科技股份有限公司
申请日： 2021-06-08 - 公布日： 2022-02-18 - 主分类号： G06F21/44 文献下载
摘要：一种安全运算装置、安全运算方法、验证器及装置验证方法，该装置包括网络接口、存储器和处理器。网络接口被配置以经由通信网络与验证器通信。存储器被配置以储存多层可变程序码，其中各层可由各别的测量值来识别。处理器被配置以在一给定开机周期内产生一个仅与该开机周期关联的随机数，自验证器接收一挑战以认证一给定层，基于(i)安全地储存于装置中的唯一装置密钥、(ii)该给定层由另一层测量的测量值、以及(iii)对给定开机周期产生的随机数，计算一认证金钥，通过使用认证金钥对挑战签章以对该挑战计算一回应，并传送该回应至该验证器以验证该给定层，减轻零时差攻击危害。
安全运算装置方法验证

[发明专利]集成电路以及保护集成电路的上电时序的方法-CN202011546311.X在审
发明人： 日弗·赫诗曼;尤尔·哈永;蒙旭·爱伦 -专利权人：新唐科技股份有限公司
申请日： 2020-12-24 - 公布日： 2021-12-31 - 主分类号： G11C16/12 文献下载
摘要：本发明提供了一种集成电路以及保护集成电路的上电时序的方法。此集成电路包含非挥发性存储器(NVM)和安全上电电路。非挥发性存储器被配置以储存此IC的操作状态。安全上电电路被配置以(1)在IC的上电序列期间，当IC的供应电压在第一电压范围内时，实行来自NVM的操作状态的第一读取，(2)若第一次读取的来自NVM的操作状态是在允许到IC的敏感资源的状态时，验证供应电压是在比第一电压范围更严密的第二电压范围内，(3)启动一反应动作去回应来自NVM的操作状态的第一读取和第二读取之间的差异。
集成电路以及保护时序方法

1
2
3
下一页»
尾页
共 31 条